摘要：同步复位、异步复位都是什么呢？ https://www.cnblogs.com/PG13/p/10328008.html 同步复位：当时钟上升沿检测到复位信号，执行复位操作（有效的时钟沿是前提）。always @ ( posedge clk ); 优点： a、有利于仿真器的仿真；b、可以使所设计的系 阅读全文

摘要：根据逻辑电路的不同特点，数字电路可以分为：组合逻辑和时序逻辑。 1 组合逻辑： 组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的verilog描述方式有两种： （1）：always @（电平敏感信号列表） always模块的敏感列表 阅读全文

摘要：①时钟的偏移（skew）：时钟分支信号在到达寄存器的时钟端口过程中，都存在有线网等延时，由于延时，到达寄存器时钟端口的时钟信号存在有相位差，也就是不能保证每一个沿都对齐，这种差异称为时钟偏移（clock skew），也叫时钟偏斜。时钟的偏移如下图所示： 此外，时钟skew与时钟频率并没有直接关系，s 阅读全文

摘要：刚毕业的时候，我年少轻狂，以为自己已经可以独当一面，庙堂之上所学已经足以应付业界需要。然而在后来的工作过程中，我认识了很多牛人，也从他们身上学到了很多，从中总结了一个IC设计工程师需要具备的知识架构，想跟大家分享一下。 I. 技能清单 作为一个真正合格的数字IC设计工程师，你永远都需要去不断学习更加 阅读全文