Wreck00

摘要： 最近在学习DDR4 IP核的使用，程序有点复杂，哪怕程序写完了，仅作上板调试没有Test Bench，调试过程也会异常艰辛。因此尝试从官方例程入手，先创建一个官方例程用于仿真。 首先是官方的IP核产品手册《pg150-ultrascale-memory-ip.pdf》。具体的使用和设计方法我们回头再 阅读全文

摘要： 该错误提示约束属性中约定了DIFF_TERM_ADV，但是DIFF_HSTL_I_12电平标准不支持。具体的原因笔者不太清楚，但是大概是和电平标准还有BUFG相关。在我的代码中，引入了差分时钟信号clk_p、clk_n，但是需要使用单端信号，因此使用IBUFDS对信号进行了转换。代码如下： IBUF 阅读全文

摘要： 今天尝试将Vivado2018.3.1的工程更换到Vivado2020.2版本，同时添加DDR4到工程中。 更新IP的过程比较简单，在IP Source中选中所有IP进行更新即可。 更新版本后在IP Catalog中发现没有DDR4是什么原因？ 在IP Catalog有一个隐藏键，在更新IP时，选择 阅读全文