摘要：下面这段源码是因为习惯不好，出现不正确波形的例子。module pwm_division(reset,clkin,clkout); input reset,clkin; output clkout; reg clkout; reg[7:0] count; always @(posedge ... 阅读全文

摘要：命题：设计一个三变量表决器。真值表如下：可以写出并简化得出公式：F=AB+BC+AC。以下是两种算法：第一种：仅从算法方面描述为：A、B、C的和大于1则输出结果为1，否则为0；源码如下：module vote_c(a,b,c,result); input a,b,c; output result... 阅读全文

摘要：将阻塞模块改为下述代码：module blocking(clk,a,b,c); input[3:0] a; input clk; output[3:0] b,c;reg[3:0] b,c;always @(posedge clk) begin c=b; $display... 阅读全文

摘要：通过两个模块来区别两者。测试平台：Modelsim altera 6.5b阻塞模块：module blocking(clk,a,b,c); input[3:0] a; input clk; output[3:0] b,c;reg[3:0] b,c;always @(posedge clk) ... 阅读全文

摘要：FIFO学习心得 阅读全文