随笔分类 -  Axi4_lite总线

摘要：做FPGA开发离不开仿真，仿真对于FPGA的调试开发起到了很好的辅助作用。对于新手而言仿真就更加重要了，老练的FPGA开发者时序了然于胸，对于简单的IP核开发是可以省略仿真的步骤，但是对于绝大多数的情况而言，仿真不仅能提高工作效率，而且能够提高开发者的时序分析能力。仿真是验证最常用的手段，虽说现在很 阅读全文

摘要：首先打开vivado新建一个简单得工程，按以下步骤，我用的vivado版本是2020.1的，但所有版本的vivado大体流程差别不大。 创建新的工程，点击next 根据实际情况起项目名称及项目存放地址，这里是对上一篇的GPIO进行封装，就取GPIO的名称。 默认选项一路Next 选择对应的芯片，我用 阅读全文

摘要：GPIO对于相对来说算是最简单的一个功能IP了，就只是单纯的输出0或1，复杂点的就是GPIO的三态输出。不过熟悉GPIO的原理后，用Verilog来实现并不困难，难度点主要是寄存器的分配计算，可能计算起来确实挺麻烦。 话不多说，直接上代码： 顶层文件Axi4_Gpio.v,例化了上一篇文章讲到的Ax 阅读全文

摘要：用过Xilinx Z7系列的过来人应该都很熟悉AXI4_lite协议，Z7的优点就在于有了soc,而如何将PL，PS端的信号互联，Xilinx就用到了AMBA协议的AXI部分。现在就AXI4_lite协议来分析下，AXI4_lite属于AXI4协议的轻量级形式，是简化版的 AXI4 接口， 用于较少 阅读全文