常识：Verilog语法-generate-for

 generate-for只针对于module、reg、net、assign、always、parameter、function、initial、task等语句或者模块，而for只针对于非例化的循环。

generate-for语句必须要注意三点:

1.使用genvar 定义变量，作为generate中的循环变量

2.generate中定义的for语句，必须要有begin，这为后续增加标签做准备

3.begin必须要有名称，也就是标签，即begin:标签，因为标签会作为generate循环的实际名称