随笔分类 -  PCIE（自用搬运和笔记）

XDMA视频传输：位宽不够问题的解决
摘要：我使用的是7035，配置200MHZ 256位宽的MIG核，居然出现了位宽不足的情况； 提供修改优先级来调整，没有改善； 最后通过查阅手册：AMD 技术信息门户 pg059-axi-interconnect/AXI-Interconnect-v2.1-LogiCORE-IP-Product-Guid 阅读全文
posted @ 2024-07-16 16:22 NoNounknow 阅读(113) 评论(0) 推荐(0)
XDMA实现的PCIE视频传输
摘要：流程： 1.上位机枚举PCIE设备，向PCIE设备（FPGA）写入数据； 2.FPGA接收数据，数据的存放地址是经AXI总线映射的DDR3地址； 3.FPGA DMA 模块从指定的地址取出数据并显示； 需要注意： 1.PCIE写入速度较快，在这个前提下可能会出现带宽不足的问题； 2.通过写入一帧给一 阅读全文
posted @ 2024-07-15 14:32 NoNounknow 阅读(806) 评论(0) 推荐(0)
XDMA上位机相关：一点笔记
摘要：参考代码： https://github.com/SanjayRai/SRAI_HW_ACCEL_WINDOWS10_PCIe/blob/master/sw/inc/xdma_public.h https://github.com/SanjayRai/SRAI_HW_ACCEL_WINDOWS10_ 阅读全文
posted @ 2024-07-09 23:11 NoNounknow 阅读(157) 评论(0) 推荐(0)
IP核：XDMA学习
摘要：知识： XDMA效率没有RIFFA高，最高似乎只支持1288位宽； 输出的用户时钟是250MHZ; IP核配置： 参考： https://docs.amd.com/r/zh-CN/pg195-pcie-dma/ 具体： 重要： PCIe:BARs标签页该标签页主要用于配置 BAR，所谓的使能和配置各 阅读全文
posted @ 2024-07-06 12:49 NoNounknow 阅读(4107) 评论(1) 推荐(1)
Riffa用户接口与PCIE组帧
摘要：参考： PCIE之RIFFA框架接口时序_riffa 框架-CSDN博客 一、概述 RIFFA是一个开源框架，用于实现简便的PCIE通信，使开发者只需要关注与数据相关的接口，不必花费大量时间用于TLP包的解析核封装。一个简单的结构框图如下： 二、接口时序 使用RIFFA框架开发只用关注用户侧的数据接 阅读全文
posted @ 2024-06-17 21:25 NoNounknow 阅读(990) 评论(0) 推荐(0)
PCI-Express-Technology（五）
摘要：https://github.com/ljgibbslf/Chinese-Translation-of-PCI-Express-Technology-/blob/main/5%20TLP%20%E5%85%83%E7%B4%A0.md 5.1 基于数据包协议的介绍（Introduction to P 阅读全文
posted @ 2024-05-10 20:25 NoNounknow 阅读(519) 评论(0) 推荐(0)
PCI-Express-Technology（三）
摘要：3.1 总线/设备/功能/的定义（Definition of Bus,Device and Function） 正如PCI一样，每个PCIe功能（Function）的标识在其所在的设备内，以及这个设备所连接的总线内，都是唯一的。其标识符一般被称为“BDF”。对于任意一个 PCIe 拓扑结构，配置软件 阅读全文
posted @ 2024-05-10 12:41 NoNounknow 阅读(776) 评论(0) 推荐(0)
PCI-Express-Technology（四）
摘要：PCIe支持三个地址空间，与PCI中的三个地址空间完全相同： n 配置空间（Configuration） n 内存地址空间（Memory） n IO地址空间（IO） 4.1.1 配置空间（Configuration Space） 如我们在Chapter 1中所讨论的，配置空间是由PCI引入的，软件通 阅读全文
posted @ 2024-05-09 21:10 NoNounknow 阅读(855) 评论(0) 推荐(0)
PCI-Express-Technology（二）
摘要：第一代 PCIe（称为 Gen1 或者 PCIe 协议规范版本 1.x）中，比特率为 2.5GT/s，将它除以 10 即可得知一个通道的速率将可以达到 0.25GB/s。因为链路可以在同一时刻进行发送和接收，因此聚合带宽可以达到这个数值的两倍，即每个通道达到 0.5GB/s。第二代 PCIe（称为 阅读全文
posted @ 2024-05-09 20:48 NoNounknow 阅读(674) 评论(0) 推荐(0)
PCI-Express-Technology（一）
摘要：https://github.com/ljgibbslf/Chinese-Translation-of-PCI-Express-Technology-/blob/main/1%20%E8%83%8C%E6%99%AF.md 1.3.2 PCI总线发起方(Initiator)与目标方(Target) 阅读全文
posted @ 2024-05-09 17:03 NoNounknow 阅读(498) 评论(0) 推荐(0)
PCIE思考：简单路由与事务操作
摘要：上电： 主机设备上电，BIOS通过扫描下游设备的BAR，为其注册响应的空间，当需要对这些空间进行操作的时候，就会转换成TLP包的形式进行访问，当然直接和PCIE设备交互的还是RC; 其中BAR的低位（具体情况具体分析）作为寻址其的地址； TLP包 TLP包的组帧格式复杂，主要参考：hapter 5 阅读全文
posted @ 2024-05-09 15:35 NoNounknow 阅读(328) 评论(0) 推荐(0)
PCIE学习（二）:TLP元素与PCIE数据流
摘要：不同于并行总线，PCIe 这样的串行总线不使用总线上的控制信号来表示某时刻链路上正在发生什么。相反地，PCIe 链路上的发送方发出的比特流必须要有一个预期的大小，还要有一个可供接收方辨认的格式，这样接收方才能理解比特流的内容。此外，PCIe 在传输数据包时并不使用任何直接握手机制（immediate 阅读全文
posted @ 2024-05-09 12:45 NoNounknow 阅读(2379) 评论(0) 推荐(0)
PCIE学习（一）:PCIE基本知识
摘要：书籍： https://github.com/ljgibbslf/Chinese-Translation-of-PCI-Express-Technology-/blob/main/2%20PCIe%20%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84%E6%A6%82%E8% 阅读全文
posted @ 2024-05-08 22:34 NoNounknow 阅读(6771) 评论(0) 推荐(0)