会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
烟火流沙
博客园
首页
新随笔
联系
订阅
管理
上一页
1
2
3
4
5
6
7
8
9
下一页
2019年12月7日
矩阵按键的组合按键触发
摘要: /*在做产品时,硬件电路设计中,除了四路输入的要加上拉电阻,四路列输出也应该串入一个470欧左右的限流电阻,否则当同一行的两个按键按下时,很容易烧坏单片机的IO口*/ /***12个按键,每一个按键都会让蜂鸣器发出“嘀”的一声,同时按下S1和S12会点亮一个LED灯,同时按下S4和S9会熄灭LED灯
阅读全文
posted @ 2019-12-07 22:40 烟火流沙
阅读(1142)
评论(0)
推荐(0)
2019年12月6日
矩阵按键单个触发的压缩代码
摘要: #include "REG52.H"#define const_voice_short 40#define const_key_time 20 void initial_myself();void initial_peripheral();void delay_long(unsigned int u
阅读全文
posted @ 2019-12-06 12:18 烟火流沙
阅读(301)
评论(0)
推荐(0)
2019年12月5日
矩阵键盘的单个出发---代码简单,但是代码量较大,下一例将给出压缩后的代码
摘要: /***12个按键,每一个按键都会让蜂鸣器发出“嘀”的一声***/ #include "REG52.H"#define const_voice_short 40#define const_key_time 20 void initial_myself();void initial_periphera
阅读全文
posted @ 2019-12-05 11:13 烟火流沙
阅读(304)
评论(0)
推荐(0)
2019年12月4日
CH05 FPGA设计Verilog基础笔记(五)
摘要: FPGA程序的固化和下载 1、 概述 在上一例点亮流水灯的基础上,进行改动并将此程序固化到FLASH或SD卡中,实现上电就可启动流水灯程序。 2、 固化 上一例通过JTAG先下载bit流文件,在下载elf文件,最后点击Run As来运行程序。JTAG的方法是通过TCL脚本来初始化PS,然后用JTAG
阅读全文
posted @ 2019-12-04 19:06 烟火流沙
阅读(475)
评论(0)
推荐(1)
按住一个按键不松手的加速匀速触发
摘要: /* 实现功能:两个独立按键S1和S2,S1作为加键,S2作为减键。每按一次S1键,则被设置参数uiSetNumber自加1. 如果按住S1键不松手超过1秒,被设置参数uiSetNumber以不断边块的时间间隔往上自加1,这个为加速触发的功能, 直到到达极限,则以固定的速度加1,这个过程叫匀速。S5
阅读全文
posted @ 2019-12-04 12:40 烟火流沙
阅读(626)
评论(0)
推荐(0)
2019年12月3日
CH04 FPGA设计Verilog基础笔记(四)
摘要: VIVADO创建工程置流水灯 1、 概述 首先创建FPGA工程,编写Verilog代码,然后添加管脚约束,最后进行编译,将产生的bit文件下载到开发板中。本次实验,FPGA开发板断电后,bit文件就会消失。如果想要保证开发板上电后就能运行程序,则需要把bit文件打包成bin或者MCS文件,然后固化到
阅读全文
posted @ 2019-12-03 21:55 烟火流沙
阅读(1338)
评论(0)
推荐(0)
CH02 FPGA设计Verilog基础笔记(三)
摘要: 1、一个完整的设计,除了好的功能描述代码,对于程序的仿真验证是必不可少的。学会如何去验证自己所写的程序,即如何调试自己的程序是一件非常重要的事。而RTL逻辑设计中,学会根据硬件逻辑来写测试程序,即Testbench显得尤其重要。 编写Testbench的目的是为了对使用硬件描述语言设计的电路进行仿真
阅读全文
posted @ 2019-12-03 16:51 烟火流沙
阅读(588)
评论(0)
推荐(0)
按住一个独立按键不松手的连续步进触发
摘要: #include "REG52.H"#define const_voice_short 40#define const_key_time1 20#define const_key_time2 20/* 如何知道1秒钟需要多少个定时中断? 其实前面程序已经说过了,在这再啰嗦一下。 这里需要先编写一小段
阅读全文
posted @ 2019-12-03 10:52 烟火流沙
阅读(576)
评论(0)
推荐(0)
2019年12月2日
CH02 FPGA设计Verilog基础笔记(二)
摘要: 1、 状态机设计 状态机是许多数字系统的核心部件,是一类重要的时序电路。通常包括三个部分:一是下一个状态的逻辑电路,二是存储状态机当前状态的时序逻辑电路,三是输出组合逻辑电路。通常,状态机的状态数量有限,称为有限状态机(FSM)。由于状态机所有触发器的时钟由同一脉冲边沿触发,故也称之为同步状态机。
阅读全文
posted @ 2019-12-02 21:16 烟火流沙
阅读(322)
评论(0)
推荐(0)
同一个按键短按与长按的区别触发
摘要: #include "REG52.H"#define const_voice_short 20 //蜂鸣器短叫的持续时间#define const_voice_long 140 //蜂鸣器长叫的持续时间#define const_key_time1_short1 20 //短按的按键去抖动延时时间#d
阅读全文
posted @ 2019-12-02 17:07 烟火流沙
阅读(1322)
评论(0)
推荐(0)
上一页
1
2
3
4
5
6
7
8
9
下一页
公告