摘要：
VIVADO创建工程置流水灯 1、 概述 首先创建FPGA工程，编写Verilog代码，然后添加管脚约束，最后进行编译，将产生的bit文件下载到开发板中。本次实验，FPGA开发板断电后，bit文件就会消失。如果想要保证开发板上电后就能运行程序，则需要把bit文件打包成bin或者MCS文件，然后固化到 阅读全文
posted @ 2019-12-03 21:55
烟火流沙
阅读(1338)
评论(0)
推荐(0)
摘要：
1、一个完整的设计，除了好的功能描述代码，对于程序的仿真验证是必不可少的。学会如何去验证自己所写的程序，即如何调试自己的程序是一件非常重要的事。而RTL逻辑设计中，学会根据硬件逻辑来写测试程序，即Testbench显得尤其重要。 编写Testbench的目的是为了对使用硬件描述语言设计的电路进行仿真 阅读全文
posted @ 2019-12-03 16:51
烟火流沙
阅读(588)
评论(0)
推荐(0)
摘要：
#include "REG52.H"#define const_voice_short 40#define const_key_time1 20#define const_key_time2 20/* 如何知道1秒钟需要多少个定时中断？ 其实前面程序已经说过了，在这再啰嗦一下。 这里需要先编写一小段 阅读全文
posted @ 2019-12-03 10:52
烟火流沙
阅读(576)
评论(0)
推荐(0)
浙公网安备 33010602011771号