• 博客园logo
  • 会员
  • 周边
  • 新闻
  • 博问
  • 闪存
  • 众包
  • 赞助商
  • Chat2DB
    • 搜索
      所有博客
    • 搜索
      当前博客
  • 写随笔 我的博客 短消息 简洁模式
    用户头像
    我的博客 我的园子 账号设置 会员中心 简洁模式 ... 退出登录
    注册 登录
Suzkfly
博客园 首页 新随笔 联系 订阅 订阅 管理

随笔分类 -  FPGA

 
Processor System Reset IP核理解
摘要:叠甲声明:我是菜鸟,我是菜鸟,我是菜鸟,以下均为我的个人理解,肯定有错误,忘指正。 信号描述 首先这是一个复位模块,就是用来复位的,其中左边5个都是输入信号,右边5个(组)都是输出的复位信号,各信号的描述大致如下: 1. 时钟输入端 slowest_sync_clk,最慢同步时钟,其实这就是复位模块 阅读全文
posted @ 2024-11-19 19:24 Suzkfly 阅读(1872) 评论(0) 推荐(1)
Modelsim编译报错:xxx.mpf was not found
摘要:编写了一段代码准备用Modelsim仿真,结果tb_led.v文件编译报错了,文件内容如下: 1 `timescale 1ns/1ns 2 3 module tb_led(); 4 5 reg key; 6 wire led; 7 8 initial begin 9 key <= 1'b0; 10 阅读全文
posted @ 2024-06-27 13:32 Suzkfly 阅读(275) 评论(0) 推荐(0)
 

公告


博客园  ©  2004-2026
浙公网安备 33010602011771号 浙ICP备2021040463号-3