会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Sichg
博客园
首页
新随笔
联系
订阅
管理
随笔分类 -
Verilog
FIFO读数取数
摘要:FIFO:先进先出的缓存器。 常应用于带宽不同或者跨时钟域等数据传输情况。 相关参数:数据宽度,存储深度,将空标志位。空标志位。将满标志位,满标志位。读写时钟。其中将满信号与将空信号相较于真正的满信号与空信号都会提前一个时钟周期拉高。 FIFO generator配置注意事项: Basic选项卡:I
阅读全文
posted @
2024-08-20 11:01
Sichg
阅读(269)
评论(0)
推荐(0)
公告