实验三 时序逻辑电路设计实验报告

一、实验目的

1. 加深理解时序逻辑电路的工作原理。

2. 掌握时序逻辑电路的设计方法。

3. 掌握时序逻辑电路的功能测试方法。

二、实验环境

1、PC机

2、Multisim软件工具

三、实验任务及要求

1、设计要求：

要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→… 的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。

2、实验内容：

（1）       按要求完成上述电路的功能。

（2）       验证其功能是否正确。

四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程）

首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方程；

     然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。

 

五、实验电路（画出完整的逻辑电路图和器件接线图）

 

 

六、总结调试过程所遇到的问题及解决方法，实验体会

1、设计过程中遇到过哪些问题？是如何解决的？

在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。

 

2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。

通过这次时序逻辑电路实验，我最大的感触就是实验设计的思路与步骤一定要清晰，思路与步骤的清晰与否真的是造成实验设计是否困难的最重要的因素。清晰的话，做起实验来如同顺水推舟，毫不费力，不清晰的话则如入泥潭，寸步难行啊。