2025年3月8日
【学习笔记】SystemVerilog 基本逻辑门电路测试
摘要： 目录1 基本逻辑门电路测试1.0 仿真激励文件testbench1.1 测试与非门逻辑功能1.2 测试或非门逻辑功能1.3 测试异或门逻辑功能1.4 测试同或门逻辑功能 1 基本逻辑门电路测试 1.0 仿真激励文件testbench 以下测试使用的testbench如下： `timescale 1n 阅读全文
posted @ 2025-03-08 12:44 NeoAxiomN 阅读(75) 评论(0) 推荐(0)