verilog debug

//reg imp_show [31:0]; //这是一个数组
//reg low_show [31:0];

reg[31:0] imp_show; //这是一个reg
reg[31:0] low_show;