003：3种偶数分频和全局时钟

我回来了 我要坚持哈哈

　　　　好久没写分频，都是用pll IP。 今天参考别人代码时发现 原来还可以这样写 看起来这个很简单 供反思复习 下边介绍三种情况的偶数分频 

1． 常规操作 占空比50%

　　　　最初学习偶数分频 肯定是这样

        

 

 

 

Clk 给了50MHZ 20ns ，分频出来是160ns 6.25MHZ 8分频。

 

 

2． 占空比变化的偶数分频

方法：脉冲信号来分频，即产生一个flag标志信号，计数器计数到最大值(N-1-1)产生标志信号。每两个flag脉冲信号之间对应8个系统时钟周期，频率就是对系统时钟的8分频。

 

 

 

 

8分频出来 两个flag就好像两个相邻周期的上升沿 还是160ns。

 

 

3． 注意前两种分频关于系统时钟的使用

注意第一种分频出来的时钟不能拿去做驱动时钟，这个时钟没有链接到全局时钟网络，时钟最好从全局时钟网络拉出来。

第二种可以这样用 在always块里照样写系统时钟，将flag信号作为条件。

当然，平时使用最多的pll ip是可以用的，可以让全局时钟达到无抖动输出。

 

 

 

 

4． 学习他人代码 偶数分频还能这样写！

https://blog.csdn.net/XiaoQingCaiGeGe/article/details/79564541?spm=1001.2014.3001.5502

正在学习spi中 有配置ADC，ADF 标准SPI接口经验大神求指导.

 

 

 

 

注意sclk <= sclk_cnt[2] 我疑惑了 这也是偶数分频吗 原来是计数器sclk_cnt位宽从高到低。 就是在十进制 4 5 6 7 全部拉高,在0 1 2 3全部拉低,也是占空比百分之五十的偶数8分频，厉害！

 

多学点，多分享，全局时钟这个东西也困扰了一段时间，最近转到vivado后看到硬件手册全局时钟的东西我吓哭了，加油吧 博客还是得捡起来 费曼学习法。