MII接口

简介 

      MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行一一介绍。

 

TXD(Transmit Data)[3:0]：数据发送信号，共4根信号线； 

RXD(Receive Data)[3:0]：数据接收信号，共4根信号线； 

TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的      数据无效。对于10Mbps速率下，TX_ER不起作用； 

RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。对于10Mbps速率下，RX_ER不起作用； 

TX_EN(Transmit Enable)： 发送使能信号，只有在TX_EN有效期内传的数据才有效； RX_DV(Reveive Data Valid)： 接收数据有效信号，作用类型于发送通道的TX_EN； 

TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。 

RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。RX_CLK也是由PHY侧提供的。 

CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效； 

COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。  

MII接口一共有16根线。

 

       与MII接口相比，GMII的数据宽度由4位变为8位。GMII接口中控制信号的功能与MII接口相同，如Tx-ER、Tx-en、Rx-ER、Rx-DV、CRS、COL等。发送参考时钟gtx_clk和接收参考时钟rx_clk的频率为125 MHz（1000 Mbps/8=125 MHz）。这里有一点需要特别解释，即发送参考时钟gtx_clk，这与mii接口中的tx_clk不同。MII接口中的TX U CLK由PHY芯片提供给MAC芯片，GMII接口中的GTX U CLK由MAC芯片提供给PHY芯片。两个方向是不同的。一种在实际应用中，大多数GMII接口都与MII接口兼容。因此，通用GMII接口有两个发送参考时钟：Tx_kLk和GTx_kLk（两者的方向不同，如前所述）。当使用tx-clk作为mii模式时，使用八条数据线中的四条。

 

      RGMII接口相对于GMII接口，在TXD和RXD上总共减少8根数据线。RGMII是MII简化版本，使实现这种接口的器件的引脚数从25个减少到14个。，RX数据宽度从8为变为4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。在钟的下降沿发送GMII接口中的TXD[7:4]/RXD[7:4]。RGMI同时也兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和2.5MHz。TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV，下降沿发送RX_ER。

      RX_ER 两比特控制信息，所以总的数据速率为1.25Gbps=625Mbps*2. 其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取。