2015年10月2日
FPGA异步时钟系统中信号处理之单比特信号
摘要： 有些东西当你习以为常而不去深思熟虑的时候，致命的错误就会因此埋下！ FPGA开发中难免会遇到跨时钟域处理的问题，而对于单比特信号，我会不假思索的回答：打两拍不久解决了吗？但是事实时，这佯作的前提条件是：信号A从clk1进入到clk2的时候，clk1的是一个慢时钟，而clk2是一个快时... 阅读全文
posted @ 2015-10-02 23:31 北同学 阅读(616) 评论(0) 推荐(0)