摘要：
sudo s cd /etc/apt gedit source.list deb http://mirrors.aliyun.com/ubuntu/ bionic main restricted universe multiverse deb src http://mirrors.aliyun.co 阅读全文
摘要：
转载走，放到自己的分类中好了原文地址：I/O引脚分配挑战--xilinx系列">克服FPGA I/O引脚分配挑战--xilinx系列作者：方槍槍 http://www.eefocus.com/lubee/blog/2012-05/205849_34433.html对于需要在PCB板上使用大... 阅读全文
摘要：
在第一个独立开发的FPGA项目中，使用了Altera平台的三速以太网IP，工作在100M模式下，外部输入的PHY时钟频率为25MHz。由于在前期没有注意这个外部输入的时钟，导致最后不得不在板子上飞线，完成以太网的调试。这篇文章主要讲讲在做FPGA开发的时候，如何考虑时钟资源的评估！？1 、使用... 阅读全文
摘要：
很多时候，我们拿到已有的东西理所当然的用了，其实，你真的对你所使用的东西了解吗？再次犯下这样的错误，是因为在把代码从Altera的CycloneV移植到Xilinx的Spartan6上，我遇到了非常奇怪的问题：在modelsim下，对Xilinx平台下的代码进行功能仿真，发现工程中Xilinx... 阅读全文
摘要：
原文地址：一个支持Verilog的Vim插件——前言作者：hover随着设计复杂度的增加，在书写代码中枯燥的重复性的劳动会越来越多。例如，例化若干个有上百个端口的子模块，这个工作没有任何创造性可言，而且几乎100%会出错误。在verilog中每用到一个新变量都要实现声明，而一个比较复杂的设计，... 阅读全文
摘要：
原文地址：一个支持Verilog的Vim插件——AutoDef作者：hover支持一下四种类型的变量声明:1）时序always块中的寄存器变量reg2）组合always块中的组合reg变量reg3）assign语句中的网表wire4）例化模块的输出端口wire用户在使用变量是需要在至少一个赋值... 阅读全文
摘要：
原文地址：一个支持Verilog的Vim插件——自动插入always块作者：hover插件支持always块的自动插入，如果用户要插入时序always块，需要在端口声明中标志时钟和异步复位信号（仅支持单时钟域）。例如：input mea_clk; // clockinput me... 阅读全文
摘要：
原文地址：(转)ISE中ROM初始化文件（.coe）的建立作者：老徐UltraEdit 对于ROM模块，主要是生成相应的.coe文件。1.在Matlab中生成正余弦波形的浮点值，并量化为16bit定点波形数值：% 生成 ROM 的 .coe文件clcclear allclose all x... 阅读全文
摘要：
原文地址：Ethernet,Half-Duplex/Full-Duplex,CSMA/CD,Auto-Negotiation作者：心田麦浪CSMA/CD(Carrier Sense Multiple Access/Collision Detect)全双工以太网是在同一个时刻可以同时收发的以太网... 阅读全文
摘要：
原文地址：MII/MDIO接口详解作者：心田麦浪本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。MII接口提供了MAC与PHY之间、PHY与ST... 阅读全文