随笔分类 -  verilog

摘要:官网论坛方案 https://forums.xilinx.com/t5/Synthesis/TclStackFree-incorrect-freePtr-Call-out-of-sequence-in-2016-4/m-p/742698 It seems to work after chaning 阅读全文
posted @ 2019-06-17 20:17 JK-Z 阅读(1274) 评论(0) 推荐(0)
摘要:一、 实验要求 设计一个单周期MIPS CPU,依据给定过的指令集,设计核心的控制信号。依据给定的数据通路和控制单元信号进行设计。 二、 实验内容 1.数据通路设计:mips指令格式只有三种: 1)R类型 从寄存器堆中取出两个操作数,计算结果写回寄存器堆 2)I类型 用一个16位的立即数作为一个源操 阅读全文
posted @ 2018-07-07 15:10 JK-Z 阅读(2319) 评论(0) 推荐(0)
摘要:一、 实验要求 设计并实现一个多周期MIPS CPU,并满足如下要求: 1)仅允许使用一个存储器 2)实现六条指令:addi、add、lw、sw、bgtz、j 3)对给予的斐波那契数列例程进行测试 二、 实验原理 1)数据通路: 上图中不包含j指令的数据通路,添加后如下: 2)有限状态机(FSM)— 阅读全文
posted @ 2018-07-07 15:09 JK-Z 阅读(1998) 评论(0) 推荐(0)
摘要:设计说明书——拆弹游戏 一. 设计背景 拆弹游戏,现有一个定时炸弹,设有一个计时器,如果不能在限定时间内找出唯一的密码,会发生爆炸,若在规定时间内完成,则相当于炸弹被拆除。 二.使用说明 接通电路,计时器自动开始计时,显示在数码管上。利用八个开关输入二进制数(从左到右依次为高位到低位),led灯v1 阅读全文
posted @ 2018-04-14 09:48 JK-Z 阅读(517) 评论(0) 推荐(0)