随笔分类 -  FPGA BUG合集

【VHDL ERROR】 found ‘0‘ definitions of operator “+“, cannot determine exact overloaded
摘要：found '0' definitions of operator "+", cannot determine exact overloaded matching definition for "+" “找到运算符“+”的“0”定义，无法确定“+”的精确重载匹配定义。” 可能出错在某个’+‘运算，编 阅读全文
posted @ 2023-03-17 20:50 AnchorX 阅读(695) 评论(0) 推荐(0)
【VHDL ERROR】Actual for formal port a is neither a static name nor a globally static expression
摘要：在2002版本的VHDL中，除了类型转换外，不允许在端口映射（port map）时调用函数。 可以将语言版本更新到VHDL 2008，就不再有这个限制。 In VHDL up to 2002, it was illegal to have a function call in a port map, 阅读全文
posted @ 2022-06-23 22:14 AnchorX 阅读(1201) 评论(0) 推荐(0)