摘要： 最近很累，对最近一段时间的学习进行总结，发现自己将过多的时间花在eda tools 的学习。 其实，了解入门即可，不需要深入，以后在公司实践进行学习。 感觉学习方向有点错了，应该更加注重数字电路设计的方法。’ 等我将verdi 手册和VCS手册过一遍后，转换学习的思路。 天道酬勤！ 加油！ Icer 阅读全文

摘要： 1、以异步FIFO为例，利用Gvim进行RTL coding。 2、利用Spyglass对RTL代码进行Lint/CDC check。 3、利用VCS和Verdi进行仿真和Debug。 4、利用DC对RTL进行逻辑综合，生成Netlist。 5、利用Formality对Netlist做一致性检查。 阅读全文