这里主要记录一些数字IC仿真验证的知识,比如Verilog/SystemVerilog的仿真/验证、VCS&Verdi相关工具的使用、UVM验证方法学等等
简单的Verilog测试模板结构
摘要:这里记录一下曾经用到的简单的测试模板,如下所示: 整个测试模块(结构)很简单,并没有结果捕捉模块,因此如果有错的话,并不会打印出来,需要在波形中查看,仅限于简单模块使用。 另外一个简单的verilog测试模板结构如下所示: 这些结构都没有给出具体的内容。有空补上一个简单的例子。
阅读全文
posted @
2018-11-21 23:13
IC_learner
阅读(3896)
推荐(1)