VCS(Verilog Compile simulation)

• 一些命令
  • dve -cov -dir <文件目录名>
• 学习方法：
  • • google
    • $vcs_home/doc/userguide/dve_ug.pdf
    • 利用find命名查找一些文件。
• -R ：编译之后立即仿真；
• -debug_all：使用命令行的方式debug
• 善于signal/group信号分组查看波形；
• module里面的task和function默认都是静态的；
• 保存波形文件只会在验证前期，后期为了提升仿真速度会关闭保存波形文件选项；也可以用$vcdpluson(level_number,module_instance)选择性保存哪部分波形