test1

黄色为正确答案，紫色为相关解析

不属于后端设计的有：
1. 提取延时信息；
  - 提取版图的延时信息，做post－layout仿真；
2. 版图电路图一致性检查；
  - 是layout－netlist检查，也叫LVS一致性检查，
3. 逻辑综合；
  - （属于前段设计的最后一个流程，把RTL代码转换为门级网表）；
4. 布局布线
  - 将产生掩膜所需的GDSII文件，传统上将布局布线之前的工作称为前段，把布局布线之后的工作称为后端。
不属于仿真验证工具的是：
1. incisive；
  - candance的仿真工具，他的另一个版本叫做xcelium；
2. vcs；
  - synopsys的仿真工具；
3. questsim；
  - mentor公司的仿真工具；
4. dc
  - Design Compile，是Synopsys的逻辑综合工具；
逻辑综合是：
1. 把设计实现的RTL代码映射到特定的工艺库上，输出成门级网表Netlist；
  - 前段的最后一步，后面就是进行布局布线的后端工作；
2. 对功能，时序，制造参数进行检查；
  - 进行流片前的最后一次检查；
3. 综合后的网表进行验证；
  - 形式验证，确保逻辑综合没有改变HDL描述的功能；
4. 在时序上对电路进行验证；
静态时序分析是：
1. 把设计实现的RTL代码映射到特定的工艺库上，输出成门级网表Netlist；
  - 前段的最后一步，后面就是进行布局布线的后端工作；
2. 对功能，时序，制造参数进行检查；
  - 进行流片前的最后一次检查；
3. 综合后的网表进行验证；
  - 形式验证，确保逻辑综合没有改变HDL描述的功能；
4. 在时序上对电路进行验证；
形式验证是：
1. 把设计实现的RTL代码映射到特定的工艺库上，输出成门级网表Netlist；
  - 前段的最后一步，后面就是进行布局布线的后端工作；
2. 对功能，时序，制造参数进行检查；
  - 进行流片前的最后一次检查；
3. 综合后的网表进行验证；
  - 形式验证，确保逻辑综合没有改变HDL描述的功能；
4. 在时序上对电路进行验证；
对逻辑综合输出的门级网表Netlist仿真属于：
1. RTL sim；
2. Gate sim；
3. STA；
  - 静态时序仿真
4. DFT；
  - 可测试性设计
在芯片布局布线后将时序文件SDF反标到网标文件的仿真属于：
1. RTL sim；
2. Gate sim；
3. Post-gate sim；
  - SDF文件是带有布局布线过程中器件延时和线延时信息的文件；
4. DFT；
不属于SOC芯片基本元素的是：
1. CPU；
2. RAM；
3. BUS；
4. USB；是一个slave接口；
现代VLSI设计流程不包含：
1. 外观；
2. 功能；
3. 速度；
4. 功耗；
简述数字电路设计流程以及相关的EDA工具：
1. 流程：
  1. 确定项目需求；
  2. 系统级设计；
  3. 前端设计；
  4. 后端设计；
2. 工具：
  1. 设计验证工具：VCS，Questasim，Incisive（irun）；
  2. 逻辑综合工具：
    - Candance：Genus；
    - Synopsys：DC；
  3. 形式验证工具：
    - Candance：Conformal；
    - Synopsys：Formality；
  4. 静态时序分析工具：
    - Candance：Tempus；
    - Synopsys：Prime Time （PT）；
  5. 物理验证工具：
    - Mentor：Calibre；
    - Synopsys：Hercules；
    - Candance：Diva/Dracula；
linux查看用户自己当前使用的账号名：
1. whoami；
2. who；
  - 显示目前系统所有登录用户信息；
3. w；
  - 显示当前所有的登录用户信息以及所做的操作
4. clear
  - 刷新屏幕，本质上是显示页向后翻了一页；
linux清屏命令：
1. whoami；
2. who；
  - 显示目前系统所有登录用户信息；
3. w；
  - 显示当前所有的登录用户信息以及所做的操作；
4. clear
  - 刷新屏幕，本质上是显示页向后翻了一页；
linux文件系统系统的树型层次结构根目录是：
1. ./
  - 进入当前目录；
2. /
  - 进入根目录；
3. ../
  - 进入上一级目录；
4. ~
  - 进入home目录；
linux文件系统home目录是：
1. ./
  - 进入当前目录；
2. /
  - 进入根目录；
3. ../
  - 进入上一级目录；
4. ~
  - 进入home目录；
linux文件系统当前目录是：
1. ./
  - 进入当前目录；
2. /
  - 进入根目录；
3. ../
  - 进入上一级目录；
4. ~
  - 进入home目录；
递归拷贝目录：
1. cp；
  - 不加选项的拷贝；
2. cd；
  - 改变当前目录
3. cp -r；
4. mkdir；
  - 创建目录；
终止一个前台进程可能用到的命令和操作：
1. kill；
  - 杀死进程；
2. ctrl + c；
3. shut down；
  - 关闭所有程序，并选择是重启还是关机；
4. halt；
  - 系统关机，服务器电源不关闭；
在使用mkdir创建新的目录时，在其父目录不存在时先创建父目录的选项是：
1. -m；
  - 设置目录权限；
2. -d
3. -f
4. -p
删除文件命令为：
1. mkdir；
2. rmdir；
3. mv；
  - 移动目录文件
4. rm；
对文件进行打包存档：
1. dd；
  - 进行数据复制；
2. cpio；
  - 文件复制的高级操作；
3. gzip；
  - 文件压缩
4. tar；
在给定文件中查找与设定条件相符字符串的命令为；
1. grep；
  - 按文件内容查找；
2. gzip；
3. find；
  - 按文件属性查找；
4. sort
  - 对文件进行排序；
建立一个新文件可以使用的命令；
1. chmod；
  - 改变权限；
2. more；
  - 列出信息；
3. cp；
  - 复制文件
4. touch
在下列命令中，不能显示文本文件内容的是：
1. more；
  - 以百分比的形式查看文件；
2. less；
  - 与more类似，分页显示；
3. tail；
  - 显示文件末尾的内容；
4. join；
  - 文件的连接；
在指定的目录下查找文件的命令：
1. grep；
  - 按文件内容查找；
2. gzip；
3. find；
  - 按文件属性查找；
4. sort
  - 对文件进行排序；
linux不支持多个用户在同一时间登录和使用系统：错误
linux中，对文件进行打包存档的命令为 tar：正确
gvim正则表达式可以用$匹配哦行尾：正确
verilog十进制数36的二进制是：100100
十六进制数字36用十进制表示为：54
属于组合电路的是：
1. 触发器；
2. 寄存器；
3. 信号发生器；
4. 译码器；
不属于硬件描述语言的是：
1. VHDL；
2. Verilog；
3. System Verilog；
4. c ；
在Verilog语言中整型数据与几位寄存器数据在实际意义上是相同的：
1. 8；
2. 16；
3. 32；
4. 64；
4 bit数－7的反码是：
1. 1111；
2. 1000；
3. 0000；
4. 1001；

4 bit数－7的补码是：

1111；
1000；
0000；

1001；

 1 原码：出现了正数加上相反数不为0的问题和负数相加为为正数的问题
 2     最高位表示符号位；1 表示负号；0 表示正号；
 3 
 4 反码：（解决了正数加上相反数不为0的问题）
 5     正数：等于自身，
 6     负数：除符号位之外的其他位按位取反；
 7 
 8 补码：解决了原码的两个问题
 9     正数：等于自身；
10     负数：反码+1；

移位运算符中左移等价于：
1. 乘2；
2. 除2；
3. 加2；
4. 减2；
移位运算符中左移等价于：
1. 乘2；
2. 除2；
3. 加2；
4. 减2；
function和 task的区别是：
1. 消耗仿真时间；
  - 因为function可以有延时；
2. 可以传递参数；
3. 定义局部变量；
4. 定义多个参数；
reg类型可以赋值为：
1. 0，1；
2. 0，1，x；
3. 0，1，x，z；
4. x，z；
more型状态机：
1. 状态机的输出仅于当前的状态有关；
2. 状态机的输出不仅与当前的状态有关，还与当前的输入有关；
3. 状态机的输出仅与当前的输入有关；
4. 状态机的输出与当前的输入无关；
mealy型状态机：
1. 状态机的输出仅于当前的状态有关；
2. 状态机的输出不仅与当前的状态有关，还与当前的输入有关；
3. 状态机的输出仅与当前的输入有关；
4. 状态机的输出与当前的输入无关；

下面这段代码的复位属于：

1  always @(posedge clk or negedge rst_n) 
2      if(!rst_n)   b <= 1'b0;
3      else           b <= a;

同步复位；
异步复位；
随机复位；
任意复位；

下面这段代码的复位属于：

1  always @(posedge clk ) 
2      if(!rst_n)   b <= 1'b0;
3      else           b <= a;

同步复位；
异步复位；
随机复位；
任意复位；

FIFO的作用是什么：
1. 用于不同时钟域之间的数据缓存、传输；
2. 静态随机存储器；SRAM
3. 动态随机存储器；SRAM
4. 信号译码转换；
同步电路和异步电路的区别是什么：
有哪两种状态机，他们的区别是什么：
1. moore型状态机：输出只与当前状态有关；
2. mealy型状态机：输出与当前状态和输入有关；
什么是testbench的三要素：
1. 产生激励，将激励输入到DUT；
2. 获取激励的响应；
3. 检查DUT激励响应的的正确性；
保持时间指触发器的输入信号在时钟信号到来之前需要保持稳定的时间：错误
1. 保持时间：触发器的时钟信号上升沿到来之后，数据保持稳定的时间；
2. 建立时间：触发器的时钟信号上升沿到来之前，数据保持稳定的时间。
System Verilog不属于硬件描述语言：错误
Verilog设计full case 目的是避免逻辑综合时出现锁存器：正确
对同一个电路，使用mealy状态机设计可能会比使用moore状态机设计多出一些状态：错误

posted on 2021-03-06 14:28 TCJJ 阅读(474) 评论(0) 收藏举报

刷新页面返回顶部

TCJJ

导航

公告

test1