FPGA中PIN连接inout类型信号
摘要：
verilog中处理该问题较为复杂，尤其是当该inout类型信号比较多或者来自第三方IP时。这时候，最佳的处理方法是使用模块原理图设计方式。^_^ 阅读全文
posted @ 2015-09-15 01:25 >GB=B 阅读(659) 评论(0) 推荐(0)
posted @ 2015-09-15 01:25 >GB=B 阅读(659) 评论(0) 推荐(0)
浙公网安备 33010602011771号