2015年8月6日

8-3编码器,3-8译码器的verilog实现

摘要: 在数字系统中,由于采用二进制运算处理数据,因此通常将信息变成若干位二进制代码。在逻辑电路中,信号都是以高,低电平的形式输出。编码器:实现编码的数字电路,把输入的每个高低电平信号编成一组对应的二进制代码。 设计一个输入为8个高电平有效信号,输出代码为原码输出的3位二进制编码器。 化简逻辑表达式:由逻辑表达式可以得出,普通的8-3编码器用或门即可实现。对应的verilog程序如下: module m... 阅读全文

posted @ 2015-08-06 22:17 Sasha.Xu 阅读(20316) 评论(3) 推荐(1)

导航