2020年12月6日
BUAA计组p4_Verilog_复习tips
摘要： p4 顶层 mips.v control ctrl.v mux.v datapath npc.v pc.v im.v grf.v ext.v alu.v dm.v code.txt p4流程 整体架构 mips.v在最顶层，其下划分为数据通路与控制模块，控制模块中产生控制信号，数据通路中各模块为各功 阅读全文
posted @ 2020-12-06 09:57 Frida_h 阅读(1357) 评论(0) 推荐(0) 编辑