摘要：#p3 OCC 一、设计需求 基础要求指令集：{addu, subu, ori, lw, sw, beq, lui, nop}。 MIPS-C0指令集：{addu, subu, beq, sltu, lw, sw, jal, jr} 课下实现指令集：{addu, subu, ori, lui, sl 阅读全文

摘要：p2 MARS 汇编程序回顾 重点：运行之前确保（Mars-Settings-Memory Configuration）为Compact,Data at Address 0 由于汇编语言的主体代码中并没有变量名、函数名、各种运算符号和语句块。我们仅能通过有限的32个寄存器以及众多的汇编指令和标签来实 阅读全文

摘要：p1 Verilog 前言、安装使用、语法、题目、开发调试、高级特性。 1.Verilog建模描述 描述实际电路中不同级别的抽象，即在不同层次上用Verilog语言来描述。 门级描述（结构化建模）：把基本门和/或功能单元连接起来，从而产生特定的功能元件。该过程类似于在Logisim中连接电路。 行为 阅读全文

摘要：#p0 Logisim ##课下测试 1. 使能与复位 使能输入：决定 是否在时钟沿载入数据 Suggested：由EN作为MUX的sel选择，输入D与原来状态Q被选择 TRUE则传递输入值D FALSE则循环Q的原来状态。 使用与门联系EN与CLK，时钟被门控。 当 CLK = 1 时，若EN发生 阅读全文