摘要：ISE安装顺利，Modelsim安装遇到问题，无法识别License安装步骤参照http://xilinx.eetop.cn/viewthread-357226安装完毕，变量设置完毕后打开modelsim提示：Unable to checkout a license. Make sure your ... 阅读全文

摘要：三段式状态机，看着很繁琐，但是用起来条理清晰，自己总结一下第一段：状态改变这里需要特别注意的是,第5行,状态变化的时候,必须要使用时钟沿,上升或下降,不能在两个沿都变化,虽然这样仿真正确,但是下载到硬件中无效,状态不会变化 1: process(clk,rst_n) 2: begin 3... 阅读全文

摘要：同一wire链接的两个模块，为什么有一遍会有信号，另一边看不到却没有？ 这里empty信号，在fifo端就可以观察到信号，而在small_fifo_empty端就没有信号？为什么？ 其他也是一样，很奇怪，难道是我模块中的其他模块的添加方式有问题？ 观察fifo的数据指示口，发现数据其实是写进去了，但是在自己建立的component仿真文件中没有看到，是自己添加信号的方式有问题！ ... 阅读全文

摘要：不通过quartus仿真，简单的仿真，就不用建立工程了，直接建立个简单的库1.改变当前modelsim的工作路径到quartus工程的根目录下2.新建库3.添加必要的文件这里第一个框，要选好自己需要的库，不要加错了依次添加主要的vhdl文件，testbench文件，IP生成的vhd文件，如果自己使用的是altera-modelsim，那么就不需要添加相关的库文件，设置后面说这里添加了这3个文件4.仿真时库的设置start simulation选择好testbench文件，和时间分度在libraries这里，添加如下库文件添加完毕，OK开始仿真，添加信号，观看波形，没有问题，这里就没有出现上篇文 阅读全文

摘要：之前看到的文章中说明了怎么仿真IP，但是找不到了，自己写一篇 1.写好主要的vhdl文件，然后生成testbench文件 2.写testbench中的激励然后设置 3.设置testbenches文件，new 这里注意： 第一个框中填写的是这个testbench的文件名，也就是后缀是xxx.vht的文件的名字 第二个框是entity的名字，自动生成的是xxx_vhd_... 阅读全文