2018年1月9日
瑞萨应用--CS+ for CA如何 映射管脚功能
摘要： 在写这篇文章之前，我一直使用芯片的默认设置，就是建好工程之后，打开Code Generator，双击clock generat在pin assignment下，直接点了fix setting。 但是，有些外设是可以在多个PIN脚实现的，以 R5F10BGE为例，其中CRXD0和CTXD0可以用P10 阅读全文
posted @ 2018-01-09 19:15 悟道蚂蚁 阅读(657) 评论(0) 推荐(0)