【友晶科技Terasic】Error (14566): The Fitter cannot place 1 periphery component(s) due to conflicts with existing constraints (1 fractional PLL(s)). qsys 的第一个CLK IP 的 时钟源输入可否选普通IO 作为输入？
Doreen的FPGA自留地 2022-04-28 12:26
阅读:636
评论:0
推荐:0
浙公网安备 33010602011771号