03 2022 档案

【友晶科技Terasic】为什么单口RAM 仿真wren为1时,数据输出端口也有数据?
摘要:有人问在仿真RAM IP控制的工程代码时发现,wren为1,即写有效时,单口RAM 数据输出端口也有数据,不清楚是什么原因? 其实打开RAM 的IP自动生成的代码 你就会找到答案, 在代码里面读是能信号默认是1了。所以一直会有数据读出: 那读出的是当前写入的数据还是之前的旧数据呢? 这个要看你IP 阅读全文
posted @ 2022-03-22 14:13 Doreen的FPGA自留地 阅读(94) 评论(0) 推荐(0)
【友晶科技Terasic 】RAM IP调用及单口RAM的控制实现
摘要:RAM IP 核简介 RAM 是随机存取存储器(Random Access Memory),是一个易失性存储器,可随时对任何地址写入或者读出数据。 RAM IP核实现 RAM IP核实现使用的是FPGA 内部的 RAM资源:M9K、LCs...... 单端口RAM 读和写使用同一个数据端口。 简单双 阅读全文
posted @ 2022-03-18 16:03 Doreen的FPGA自留地 阅读(493) 评论(0) 推荐(0)
【友晶科技Terasic】Modesim 完整教程 18.1版本(单口RAM的仿真)
摘要:Modelsim仿真 一、Modelsim的简介 ModelSim是Model Technology(Mentor Graphics的子公司)的HDL硬件描述语言的仿真软件,该软件可以用来实现对设计的VHDL、Verilog HDL 或是两种语言混合的程序进行仿真,同时也支持IEEE常见的各种硬件描 阅读全文
posted @ 2022-03-18 15:41 Doreen的FPGA自留地 阅读(2137) 评论(0) 推荐(0)
【友晶科技Terasic】Modelsim 提示# ERROR: No extended dataflow license exists Instantiation of 'RAM' failed. The design unit was not found
摘要:用modelsim 仿真ram遇到提示: # ERROR: No extended dataflow license exists 再往下滑动找到error提示: Instantiation of 'RAM' failed. The design unit was not found 原来我在工程里 阅读全文
posted @ 2022-03-18 10:43 Doreen的FPGA自留地 阅读(1968) 评论(0) 推荐(0)
6-LTC2308控制器设计——NiosII应用程序代码理解
摘要:概述 该代码实现了一个简单的 ADC 数据采集功能,通过硬件寄存器操作控制 LTC2308 ADC 芯片,采集其指定通道的模拟信号并打印转换结果。 代码框架 如下: main.c 先是读取DE10-Standard开发板的开关值,将这个值作为通道选择信号输入给LTC2308控制器(adc_ltc23 阅读全文
posted @ 2022-03-14 16:52 Doreen的FPGA自留地 阅读(642) 评论(0) 推荐(0)
【友晶科技TERASIC】DE10_STANDARD_ADC LTC2308的若干问题解答(SPI)(三)
摘要:15. 为什么设置 `define tHCONVST 320 时 采样率就是100K ? 以及这100K 的采样率是如何传递给LTC2308器件 的呢? 答:这个要根据时序图和代码来看,64+12+320=396大约是400 , 10us(100K)/ 25ns(40M)= 400 不需要传递采样率 阅读全文
posted @ 2022-03-10 14:48 Doreen的FPGA自留地 阅读(581) 评论(0) 推荐(0)
【友晶科技Terasic】DE10_Standard_ADC LTC2308的若干问题解答(SPI)(一)
摘要:DE10-Standard 的 ADC demo 是怎么选择的8通道单端的, 是看COM的引脚接到了GND吗? 答: 是的,如LTC2308 手册描述(LTC2308 datasheet:P8),如果选择单极性输入,就要将COM引脚接地,而我们的DE10-Standard电路上确实是直接接地了。 为 阅读全文
posted @ 2022-03-08 15:43 Doreen的FPGA自留地 阅读(979) 评论(2) 推荐(0)
【友晶科技Terasic】DE10_Standard_ADC LTC2308的若干问题解答(SPI)(二)
摘要:7. LTC2308 有两个时序图,为什么是选择下面那个时序图? 答:原因是为了LTC2308 表现的性能更好,尽量: 1. 在转换开始之后的40ns内返回低电平 2. 在转换结束之后返回低电平 tACQ 代表什么?为什么是从第7个SPI CLOK 开始? 答:这里的数据采集,是采集模拟通道过来的模 阅读全文
posted @ 2022-03-08 15:43 Doreen的FPGA自留地 阅读(536) 评论(0) 推荐(0)