【友晶科技Terasic】关于SDRAM 的若干问题解答
Doreen的FPGA自留地 2022-05-24 11:35
阅读:624
评论:0
推荐:1
我的随笔
【友晶科技Terasic】Error (14566): The Fitter cannot place 1 periphery component(s) due to conflicts with existing constraints (1 fractional PLL(s)). qsys 的第一个CLK IP 的 时钟源输入可否选普通IO 作为输入？
Doreen的FPGA自留地 2022-04-28 12:26
阅读:636
评论:0
推荐:0
【友晶科技TERASIC】SOC FPGA 的设备树Device Tree 的节点名字后面@后面的地址怎么理解
Doreen的FPGA自留地 2022-04-28 11:37
阅读:214
评论:0
推荐:0
【友晶科技Terasic】SOC FPGA 的设备树Device Tree 的 reg 参数详解
Doreen的FPGA自留地 2022-04-28 11:27
阅读:581
评论:0
推荐:0
【友晶科技Terasic】编译2021年师资培训教材的lab2 的Nios工程遇到提示：undefined reference to `main' Makefile:1064: recipe for target 'seg7_decoder_test.elf' failed
Doreen的FPGA自留地 2022-04-18 16:16
阅读:136
评论:0
推荐:0
【友晶科技Terasic】自定义组件的命名和教程一样，为什么最后在qsys里面产生的信号名称不一样？nios2_system_inst.v
Doreen的FPGA自留地 2022-04-18 12:29
阅读:53
评论:0
推荐:0
【友晶科技Terasic】为什么单口RAM 仿真wren为1时，数据输出端口也有数据？
Doreen的FPGA自留地 2022-03-22 14:13
阅读:95
评论:0
推荐:0
【友晶科技Terasic 】RAM IP调用及单口RAM的控制实现
Doreen的FPGA自留地 2022-03-18 16:03
阅读:496
评论:0
推荐:0
【友晶科技Terasic】Modesim 完整教程 18.1版本(单口RAM的仿真)
Doreen的FPGA自留地 2022-03-18 15:41
阅读:2150
评论:0
推荐:0
【友晶科技Terasic】Modelsim 提示# ERROR: No extended dataflow license exists Instantiation of 'RAM' failed. The design unit was not found
Doreen的FPGA自留地 2022-03-18 10:43
阅读:1972
评论:0
推荐:0
浙公网安备 33010602011771号