2026/8/23

上午：
上午我继续阅读了论文中组件设计的内容，下午继续加油！！！
下午：
下午我顺利完成了第一篇论文的阅读工作，接着昨天的写。论文的第二部分讨论了两个微组件内部的设计工作。大功率收发微组件含有射频输入输出通道。通常射频输入输出连接部分的插入损耗会影响发射链路的功率增益和接收链路的噪声系数。我们将微组件的功率放大器和低噪声放大器放在第一层硅基片L1，输入输出通道放在第四层硅基片L4，通过共面波导结构令通道与外部电路连接，同时在连接部分设计过渡结构。这种设计思路可以降低连接部分的插入损耗，进而降低对功率增益和噪声系数的影响。在讨论完大功率收发微组件后，论文对频率选择微组件的讨论就比较简单，只是说了一下里面所包含的元件。
论文的第三部分为各微组件之间的集成与连接设计。论文使用低损耗印刷电路板作为T/R集成的载体，同样是出于减少相控阵前级部分的插入损耗的考量，具体使用的电路板为rogers4350和FR4混压板。而连接设计则有两个方面的考虑：T/R组件与前后级之间的连接和T/R组件内部各元件跨基板之间的连接。对于前后级之间的连接，论文采用类同轴毛纽扣和垂直过孔作为实现工具。毛纽扣有无需焊接的特点，符合相控阵天线系统对可维护性和灵活性的要求。垂直过孔则为连接微带线与其他器件的常用连接方式，在此就不多叙述。对于内部元件跨基板的连接，论文使用垂直过孔实现，在此也不多赘述。
论文的第四部分为T/R组件的实物的加工与测试。
如图12所示，研究者首先将微组件放置在盒体，接着将带有SMT元件的电路板固定在盒体，之后使用引线键合的方式将微组件连接到电路板上，最后盖上盒盖完成T/R组件的组装。
关于接收链路的测试，论文使用的工具是矢量网络分析仪。关于发射链路的测试，论文使用信号源、频率仪和功率计。在发射链路的测试过程中，研究者发现组件在二次谐波和三次谐波的抑制能力较差，后续考虑使用先进封装的方式将带通滤波器封装入大功率收发微系统。
回顾这篇论文的整体流程，我们发现这篇论文按照原理设计-局部部件设计-总体部件设计-性能测试的思路展开。
开始第二篇论文，继续加油！！！
晚间：
现在开始阅读第二篇论文。这一篇论文讲述的是使用扇出型晶圆级封装技术（FOWLP）对功率放大器、低噪声功率放大器、幅相控制器进行集成。芯片的材质为GaAs和CMOS，其中GaAs用来制作射频功放芯片，而CMOS用来制作数字集成控制芯片。
在阅读过程中，我意识到之前对封装种类的认识存在偏差。FOWLP和三维硅基异构集成一样，都属于SiP的范畴内部，而并非属于晶圆之间的连接。晶圆之间的连接通常方法是晶圆键合，即异质集成。
一会继续干，加油！！！
刚才完成了论文第一部分的阅读。论文的第一部分首先主要在讲述扇出型晶圆级封装的工作原理。之后论文讲述了整个设计是采用异构集成的方法，而这种方法会对芯片的性能造成一定的影响。因此论文选择在芯片的背面贴上硅片。经过有限元仿真后，研究者发现添加硅片可以使散出的热量降低40%左右。