DeeZeng 秋

摘要： 原创 by DeeZeng [ Intel FPGA笔记 ] FPGA的时钟需要从专用的时钟管脚输入，那CLKn 作为Single-End时钟pin时是否能直接进 PLL呢？ 通过查看对应FPGA型号的手册，得出以下结论 1. Cyclone V, Stratix V 的 CLKn 不能直接进PLL 阅读全文