上一页 1 ··· 99 100 101 102 103 104 105 106 107 ··· 121 下一页
摘要: 摘自:http://www.cnblogs.com/kingst/archive/2010/03/26/1696650.html 最近我的FPGA罢工了,而且是部分罢工,FPGA的JTAG口不能下载程序,这种事情... 阅读全文
posted @ 2012-06-04 19:45 wdliming 阅读(177) 评论(0) 推荐(0)
摘要: 摘自:http://www.cnblogs.com/kingst/archive/2010/03/26/1696650.html 最近我的FPGA罢工了,而且是部分罢工,FPGA的JTAG口不能下载程序,这种事情... 阅读全文
posted @ 2012-06-04 19:45 wdliming 阅读(192) 评论(0) 推荐(0)
摘要: http://www.heijin.org/thread-11737-1-1.html 阅读全文
posted @ 2012-06-04 19:15 wdliming 阅读(1001) 评论(0) 推荐(0)
摘要: http://www.heijin.org/forum-22-1.html 阅读全文
posted @ 2012-06-01 19:34 wdliming 阅读(558) 评论(0) 推荐(0)
摘要: 刚拿到terasic公司的alteraDE0的开发板,一看是还真是一头雾水,有下载线吗?有驱动吗?CD-ROM里的control panel如何使用啊,看了CD_ROM的资料,还是有成就的,就此记录一下。1、驱动的安装:在插入usb线的时候,在我的电脑里的管理的会有一个usb-blaster的一个小小问号,右键更新,然后定位到你的quartusII安装目录下的driver里的usb-blaster的目录,那样就可以安装成功了。如下如所示:在光盘里有一个control-panel的文件,拷贝到pc机的一个目录下,打开那个可执行文件有会自动connect的,可惜不行,因为没有按照user-manu 阅读全文
posted @ 2012-05-29 10:01 wdliming 阅读(2977) 评论(0) 推荐(0)
摘要: 最近几天,一直被这几个软件的安装弄得很头痛,今天终于安装完成,可以了使用了。以前安装的quartus是8.1 的web-edition,用着一直没有问题,基本的功能都是有的,包括spoc builder,还有megacore ip library的,于是我想装niosIIEDS啊,呵呵,在官网上说是对网络版的和订购版的QuartusII都可以用的,就是《Altera Quartus II software v8.1 — Subscription Edition vs. Web Edition》这个pdf文档,有要的可以向我要,区别就是支持的芯片的种类和数量有区别,有一些功能在网络版里是没有的, 阅读全文
posted @ 2012-05-27 17:56 wdliming 阅读(2152) 评论(0) 推荐(0)
摘要: 74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器本文翻译自NXP的74HC595的datasheet74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器,移... 阅读全文
posted @ 2012-05-24 12:54 wdliming 阅读(156) 评论(0) 推荐(0)
摘要: 在avrfeaks论坛里,有一个帖子是关于在codeblocks环境下(与winavr结合)开发avr单片机的,挺不错的,这里转载一下:I got curious, so I downloaded the cur... 阅读全文
posted @ 2012-05-23 18:28 wdliming 阅读(331) 评论(0) 推荐(0)
摘要: 在数字电路中,FSM(有限状态机)的使用还是比较普遍的,下面举一个序列检测器。verilog(Detector110.v)代码如下:/*finite state machine----FSMimplemente file有限状态机的实例2012/05/22Iverilog + GTKWave in windows XP sp3*/`timescale 1ns/100psmodule Detector110(input a, clk, reset, output w); parameter [1:0] s0 = 2'b00, s1 = 2'b01, ... 阅读全文
posted @ 2012-05-22 21:11 wdliming 阅读(7187) 评论(0) 推荐(0)
摘要: 随着数字系统设计规模的增大,verilog文件几乎都会分成几个文件模块来管理,就如一个大工程一样,并且相互之间都会有调用关系,典型的就是,有一个文件要调用其他的文件实例,但是本身却不被任何模块所调用,我们称之为(root module)根模块,iverilog会选择那些没有被任何其他模块所调用的模块,为根模块(也许一个设计中有好几个根模块),如果没有符合这样的模块,iverilog编译器将不会选其为根模块,也只有我们认为在命令行里添加‘-s’来标识其为根模块,就下下面所示的那样:iverilog -s main -o hello hello.v 如果有多个候选根模块,那么他们均通力合作,生.. 阅读全文
posted @ 2012-05-20 11:58 wdliming 阅读(1348) 评论(0) 推荐(0)
上一页 1 ··· 99 100 101 102 103 104 105 106 107 ··· 121 下一页