计算机组成原理第五章中央处理器CPU

第五章中央处理器CPU

CPU的功能和结构

CPU的功能

1.指令控制

2.操作控制

3.时间控制

4.数据加工

5.中断处理

运算器和控制器的功能

运算器的基本结构

1.算数逻辑单元

进行算术/逻辑运算

2.通用寄存器组

存放操作数（包括源操作数、目的操作数及中间结果和各地址信息等）如AX,BX,CX,DX,SP等

连线方式

专用数据通路方式：根据指令执行过程中的数据和地址的流动方向安排连接线路

如果直接用导线连接，相当于多个寄存器同时并且一直向ALU传输数据

方法1：使用多路选择器

方法2：使用三态门

可以控制每一路是否输出

\[\begin{align} &R0_{out}=1时R_0中的数据输出到A端\\ &R0_{out}=0时R_0中的数据无法输出到B端\\ \end{align} \]

3.暂存寄存器

暂存从主存读来的数据，这个数据不能存放在通用寄存器中，否则会破坏其原有内容

如果两个操作数

CPU内部单总线方式：所有寄存器的输入端和输出端都连接在一条公共的通路上

\[\begin{align} &暂存寄存器解决需要多个数据时造成的总线冲突，如需要R_0+R_1时会造成总线冲突，先把R_0传输到数据总线，R_1放置于暂存寄存器，等待R_0传输结束,在将R_1从暂存寄存器中传至数据总线完成一次加法\\ \end{align} \]

4.累加寄存器

5.程序状态字寄存器

6.移位器

对运算结果进行移位运算

7.计数器

控制乘除运算的操作步数

控制器的基本结构

1.程序计数器

2.指令寄存器

用于保存当前正在执行的那条指令

3.指令译码器

仅对操作码字段进行译码，向控制器提供特定的操作信号

4.存储器地址寄存器（MAR）

用于存放要访问的主存单元地址

5.存储器数据寄存器（MDR）

用于存放向主存写入的的信息或从主存读出的信息

6.时序系统

用于产生各种时序信号，它们都是由统一时钟（CLOCK）分频得到

7.微操作信号发生器

根据IR的内容（指令），PSW的内容（状态信息）及时序信号，产生控制整个计算机系统所需的各种控制信号，其结构有组合逻辑型和存储逻辑性

CPU的结构

用户可见的寄存器（可编程，即程序员可以通过汇编语言操作的寄存器）

总结

指令执行过程

指令周期：CPU从主存中每取出并执行一条指令所需的全部时间

指令周期常常用于若干机器周期来表示，机器周期又叫CPU周期

一个机器周期又包括若干个时钟周期（也称节拍，T周期或CPU时钟周期，是CPU操作的最基本单位）

指令周期流程

取指周期

间址周期

执行周期

中断周期

指令执行方案

单指令周期

多指令周期

流水线周期

总结

数据通路的功能

数据在功能部件之间传送的路径

\[\begin{align} &数据通路基本结构\begin{cases}1.CPU内部单总线方式\\2.CPU内部多总线方式\\3.专用数据通路方式\\\end{cases}\\ \end{align} \]

CPU内部总线方式

寄存器之间数据传输

主存与CPU之间的数据传送

执行算术或逻辑运算

例题

1.分析指令功能和指令周期

2.写出各阶段的指令流程

取指周期

时序	微操作	有效控制信号
1	(PC)->MAR	PCout,MARin
2	M(MAR)->MDR,(PC)+1->PC	MemR,MARout,MDRinE
3	(MDR)->IR	MDRout,IRin
4	指令译码	-

间址周期

完成取数操作，被加数在主存中，加数已经放在寄存器R1中

时序	微操作	有效控制信号
1	(R0)->MAR	R0out,MARin
2	M(MAR)->MDR	MemR,MARout,MDRinE
3	(MDR)->Y	MDRout,Yin

执行周期

完成取数操作，被加数在主存中，加数已经存放在寄存器R1中

时序	微操作	有效控制信号
1	(R1)+(Y)->Z	R1out,ALUin,CU向ALU发ADD控制信号
2	(Z)->MDR	Zout,MDRin
3	(MDR)->M(MAR)	MenW,MDRoutE,MARout

总结

专用数据通路

取指周期

\[\begin{align} &(PC)\rightarrow MAR, C_0有效\\ &(MAR)\rightarrow主存,C_1有效\\ &M(MAR)\rightarrow MDR,C_2有效\\ &(MDR)\rightarrow IR,C_3有效\\ &(PC)+1\rightarrow PC\\ &Op(IR)\rightarrow CU,C_4有效\\ \end{align} \]

例题

\[\begin{align} &(1)a:MDR,b:IR,c:MAR,d:PC\\ &(2)(PC)\rightarrow MAR\\ &M(MAR)\rightarrow MDR\\ &(MDR)\rightarrow IR\\ &OP(IR)\rightarrow 微操作发生器\\ &(PC)+1\rightarrow PC\\ &(3)取：\\ &M(MAR)\rightarrow MDR\\ &(MDR)\rightarrow ALU\rightarrow ACC\\ &存：\\ &(ACC)\rightarrow MDR\\ &(MDR)\rightarrow M(MAR)\\ &(4)X\rightarrow MAR\\ &M(MAR)\rightarrow MDR\\ &(MDR)\rightarrow ALU\rightarrow ACC\\ &(5)Y\rightarrow MAR\\ &(MAR)\rightarrow ALU,(ACC)\rightarrow ALU\\ &ALU\rightarrow ACC\\ &(6)Z\rightarrow MAR\\ &(ACC)\rightarrow MDR\\ &(MDR)\rightarrow M(MAR)\\ \end{align} \]