下面关于同步电路描述错误的是

选项：
A、可有效避免毛刺，提高设计可靠性
B、更节省逻辑资源，功耗更低
C、更利于流水线设计，提高时钟频率
D、可简化时序分析过程，时序收敛更容易
答案：

C

解析：
同步设计_优点：系统更加稳定，一般不需要考虑跨时钟域问题，使得电路结构更加简单，不许考虑竞争冒险问题，有利于时序分析。缺点：电路运行时间长，实时性不高。
异步时钟_优点：在关键路径采用更高频率的异步时钟，可以缩短电路运行时间，在无数据变化时，可以降低时钟频率，减小功耗。缺点：电路设计复杂，需考虑跨时钟问题，一般无法对异步电路进行静态时序分析。
选项B，异步电路需要跨时钟域处理，使用的逻辑资源比同步电路多，另外同步电路在操作时更好地控制时序和稳定性，因此通常功耗也会更低。