下列不属于静态时序分析的时序路径的是（ ）

选项：
A、模块外部输入->第一级寄存器数据输入
B、寄存器的时钟引脚->模块外部输出
C、模块外部输入->模块外部输出
D、寄存器数据输出->模块外部输出
答案：

D

解析：

静态时序分析的时序路径包含以下四种：
（1）模块外部输入->第一级寄存器数据输入；
（2）寄存器的时钟引脚->寄存器数据输入；
（3）寄存器的时钟引脚->模块外部输出；
（4）模块外部输入->模块外部输出。