计算机系统知识

硬件组成

例：执行CPU指令时，在一个指令周期过程中，首先需从内存读取要执行的指令，此时先要将指令的地址即 程序计数器（PC） 的内容送到地址总线上

校验码

奇偶校验码

奇偶校验码通过在编码中增加一位校验码，使编码中1得个数为奇数（奇校验）或偶数（偶校验）

数据	奇校验	偶校验
1010 1010（4个1，4个0）	1010 1010 1 （1得奇数位不够，补1）	1010 1010 0 （1得偶数位够了，补0）
0111 1111（7个1 1个0）	0111 1111 0（1得奇数位够了，补0）	0111 1111 1（1得偶数位不够，补1）

海明码

海明码是一种多重奇偶校验码，具有检错和纠错得功能。数据位n，校验位k得关系应该满足：n+k+1<=2^k
例：给出二进制数据1011 01得海明码长度（n+k）
数据位为6
代入关系式k+7<=2^k
求k（min）避免资源消耗
穷举代入k值(k=1、2、3、、、)，得k为4
则海明码长度为10

循环校验码

CRC是一种多项式编码，由左边数据位和右边校验位组成。广泛应用于数据链路层的错误检测。
CRC只能检测，不能纠错。使用CRC编码，需要先约定一个生成多项式，多项式的最高位和最低位必须是1.生成校验码思想就是在原始信息位后追加若干校验位，使得追加的信息能被多项式整除。接收方接收到带校验位的信息，然后用多项式整除。余数为0，则没有错误；反之则发生错误。
crc4 8 16 32根据资源需求的大小进行区分检测。
例：假设原始信息串为10110，CRC的生成多项式为x^4+x+1,求CRC的校验码
1.确认被除数：原始信息串后面补最大幂指数的0，本例最大幂指数为4，被除数则为：10110 0000
2.确认除数：根据CRC多项式的最大幂指数为基准，依次递减，存在幂指数则为1，不存在则为0，常量为1.本例最大幂指数为4，缺失2、3幂指数，有1幂指数，则除数为10011
3.用除数去除被除数，取模则为最终CRC校验码。即10011/101100000（实际为异或运算即10110 0000递归异或10011）模2除法得余数为1111，即为CRC校验码。若余数位数小于最大幂指数，则在余数左边补0.
4.生成最终发送信息串，用原始信息串拼接校验码。本例为10110 1111
5.校验方校验，收发方完成校验的前提是双方使用的多项式一致。将接收的最终信息串作为被除数，使用一致的除数去除被除数，若余数为0，数据校验通过。本例则为 10011/10110 1111（实际为异或运算即10110 1111递归异或10011）模2除法得余数得余数为0

模2除法(CRC)循环冗余校验码在线计算器

指令系统

特性	CISC（复杂指令集，各条指令按顺序串行执行）	RISC（精简指令集，减少指令总数，采用优化编译、硬布线、重叠寄存器窗口等技术）
指令数目	多	少
指令长度	可变长指令	大部分等长指令
控制器复杂性	复杂	简单
寻址方式	较丰富，提高编程灵活性	较少，以提高效率
编程便利性	指令多，编程灵活	编程量更大，采用较多通用寄存器
实现方式	微程序控制技术	采用硬布线逻辑控制优化编程程序，采用流水线技术

指令流水

流水线的吞吐率：为最长流水段时间的倒数。

加速比：非流水方式与流水方式所用时间的比值。
例：某计算机系统采用5级流水线结构执行指令，设每条指令由取指令（2▲t）、分析指令（1▲t）、取操作数（3▲t）、运算（1▲t）和写回结果（2▲t）组成，并分别用5个子部件完成，该流水线的最大吞吐率为 1/3▲t；若连续向流水线输入10条指令，则该流水线的加速比为：
非流：（2+1+3+1+2）*▲t*10=90▲t
流水：（2+1+3+1+2）*▲t+（n-1）*流水段时间（max）即为9▲t+（10-1）*3▲t=36▲t，因此加速比为90：36

存储器

Cache

主存与Cache的地址映射：在CPU工作时，送出的是主存单元的地址，而应从Cache存储器中读/写信息。这就需要将主存地址转换成Cache的地址，这种地址的转换称为地址映像，由硬件自动完成映射。

磁盘

例：在磁盘调度管理中，应先实现移臂调度，再进行旋转调度。假设磁盘移动臂位于20号柱面上，进程的请求序列如下表所示。如果采用最短移臂调度算法/最短寻道优先，那么系统的响应序列应为：
请求序列、柱面号、磁头号、扇区号
1.优先选择离柱面号最近的柱面号所在的请求序列。
2.如果柱面号一致，优先选择扇区号最小的请求序列。

总线

总线（公共数据的传输通道）的分类：
内部总线：CPU内部连接运算器、控制器、各寄存器部件之间的总线。
系统总线：CPU和计算机系统中其他高速功能部件相互连接的总线。按系统总线传输信息内容的不同，又可分为3类：数据总线（用来传输各功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关。）、地址总线（用来指出数据总线上的源数据或目的数据所在的主存单元或I/O端口的地址，它是单向传输总线，地址总线的位数与主存地址空间的大小有关）和控制总线（传输的是控制信息，包括CPU送出的控制命令和主存或外设返回CPU的反馈信息）。
I/O总线：中低速I/O设备相互连接的总线。

例：
串行总线（一条双向数据线或两条单向数据线）适合远距离传输
并行总线（多条双向数据线）适合短距离传输
单总线结构适应不同设备，设计复杂导致性能降低
半双工总线可以在多个方向上传输信息。

输入输出技术

无条件传送（淘汰）

假设外设始终处于就绪状态，不进行接口查询外设的状态，直接执行I/O指令进行数据传输

程序查询方式（软件级别）

CPU不断执行程序进行查询或等待

程序中断方式（软件级别）

CPU处理中断服务程序

DMA方式（硬件级别）

DMA控制器接管总线的控制权，数据交换不经过CPU，直接内存和I/O设备间进行成块传送。
特点：
不需要CPU执行程序指令来传送数据
CPU与外设可并行工作。
仅在传送数据块的开始和结束时才需要CPU的干预
不需要CPU保护现场
由外设直接将数据放入内存（或相反）
一次读写单位为块，传送一个数据占用一个存储周期

输入/输出处理机IOP（通道方式）硬件级别

由通道管理外围设备
不使用CPU处理