采用DDS设计信号发生器

由于一般通用集成电路搭建的系统性能不佳，可靠性也差。而当今由于大规模集成电子技术的发展，已有多种型号的直接数字频率合成DDS芯片可供选用，如AD9850,AD9854,AD9858等，这次介绍用DDS芯片AD9850组成调频合成信号源的方案

AD9850是美国Analog Devices公司生产的DDS单片频率合成器，其内部原理框图如下所示。

 

图中核心部分是高速DDS，其下方是频率相位码输入控制电路，右边是10位DAC，同时还具备有电压比较器，可将正弦波转换为方波输出。在DDS的ROM中已预先存入正弦函数表：其幅度按二进制分辨率量化，其相位一个周期360°按θmin=2π/2^32的分辨率设立相位取样点，然后存入ROM的相应地址中。工作时，单片微机通过接口和缓冲器送入频率码。频率码的输入，芯片提供了两种方法：一种是并行输入，8位一字节，分5次输入，其中32位是频率码，另8位中的5位是初始相位控制码，3位是掉电控制码；另一种是串行40位输入，由用户选用。

在实际应用中，改变读取ROM的地址数目，即可改变输出频率。若在系统时钟频率fc的控制下，依次读取全部地址中的相位点，则输出频率最低。因为这时一个周期要读取2^32个相位点，点间间隔时间为时钟周期TC，则Tout=2^32TC，因此这时输出频率为fout=fc/2^32

若隔一个相位点读一次，则输出频率会提高1倍。因此，可得输出频率的一般表达式为fout=k*fc/2^32

式中，K为频率码，是个32位的二进制数值，可写成K=A31*2^31+A30*2^30+……+A1*2^1+A0*2^0

式中，A31，A30，……，A1，A0对应于32位码值。为方便看出频率码的权值对控制频率高低影响，将式带入式得fout=A31*fc/2^1+A30*fc/2^2+……+A1*fc/2^31+A0*fc/2^32

按AD9850允许最高时钟频率fc=125MHZ来进行具体说明，当A0=1，而A31，A30，……，A1均为0时，输出频率最低，也就是AD9850输出频率的分辨率为foutmin=fc/2^32=125MHZ/4294967296=0.0291HZ这与上面从概念导出的结果一致。当A31=1，而A0，A1，……，A30均为0时，输出频率最高为foutmax=fc/2=125/2=62.5MHZ

应当指出，这时一个周期只有两个取样点，已到取样定理的最小允许值，所以当A31=1后，以下码值只能取0。在实际应用中，为了得到好的波形，设计最高输出频率应小于时钟频率的1/3.这样，只要改变32位频率码值，就可以得到所需要的频率，且频率的准确度于时钟频率同数量级