blog2

一、前言
本次作业集 4、5、6 为递进迭代式数字电路仿真系统开发任务，三条作业层层拓展功能，从基础逻辑门逐步升级到复杂组合器件、子电路封装与异常输入校验，整体形成一套完整硬件仿真程序。

1. 各作业知识点梳理
   作业 4（数字电路模拟 V1）
   核心知识点：正则表达式解析自定义元件命名、HashMap 存储引脚电平、信号迭代传播算法、自定义 Comparable 元件排序、五类基础逻辑门（与 / 或 / 非 / 异或 / 同或）逻辑运算、多输入引脚统一解析。
   题量：单文件完整程序，包含输入解析、电路仿真、结果输出三大模块；
   难度：中等。难点在于自定义元件正则匹配、信号循环更新的迭代逻辑，容易出现信号传播不完全、元件排序错乱问题。
   作业 5（数字电路模拟 V2）
   核心知识点：枚举管理九类电路元件、控制引脚分层设计、多引脚类型区分（控制 / 输入 / 输出）、译码器 / 多路选择器 / 分配器 / 三态门硬件逻辑、多输出引脚差异化输出规则、BFS 队列信号传播。
   题量：新增 4 类复合器件，引脚结构大幅复杂化；
   难度：中高。难点是各类元件引脚编号规则区分、译码器二进制编码映射、多路选择器控制位译码逻辑、不同元件差异化输出格式处理。
   作业 6（数字电路模拟 V4）
   核心知识点：组合模式设计（子电路 Composite、基础门 Leaf）、子电路定义与跨层级引用、多优先级异常输入检测、冲突引脚信号校验、子电路引脚全局名称展开、多层电路统一仿真、输入错误优先级判断。
   题量：新增子电路解析、完整异常校验体系；
   难度：高。难点：子电路全局引脚重命名展开、连接语句多类型异常优先级判定、同一输入引脚多路信号冲突检测、子电路与主电路统一仿真拓扑构建。
2. 整体阶段概况
   三次作业遵循软件工程迭代开发思想，完全贴合题目给出的 4 阶段开发路线：基础门→组合器件→时序电路（预留拓展接口）→子电路 + 异常检测。整体题量逐步递增，复杂度从单一平面电路升级为可嵌套分层电路，考核内容覆盖正则、集合、队列拓扑、面向对象分层、设计模式、异常校验，综合性极强。
   整体难度梯度清晰：作业 4 搭建基础仿真框架，作业 5 扩充硬件器件库，作业 6 完成工程化封装与鲁棒性校验，三次作业形成完整可拓展的数字电路仿真系统。
   二、设计与分析（源码 + 类图 + 量化报表分析）
   2.1 整体架构迭代对比（PowerDesigner 类图说明）
   （1）作业 4 基础单层架构
   核心类：Component（实现 Comparable）、Main 主类
   
   Component 实体：封装元件名称、类型、编号、输入引脚数量、输入引脚列表；仅区分单一输入输出引脚，无控制引脚概念；
   数据容器：Map<String,Integer> signal 全局存储所有引脚电平；Map<String,Component> 存储所有门电路；
   执行流程：逐行读取输入→正则解析元件→循环迭代更新信号→自定义排序输出。
   SourceMonitor 量化数据：代码总行 318 行，注释 21 行，类数量 1 个，方法 7 个，平均方法行数 42 行，耦合度中等，无分层设计，所有逻辑写在 Main 中。
   缺陷：硬编码元件类型，新增器件需大量修改匹配与计算逻辑，无统一引脚类型管理，不支持多输出元件。
   （2）作业 5 分层器件架构（引入枚举 Type）
   核心类：Type 枚举、Component、Target、Main
   
   类图结构说明：
   Type 枚举：统一管理 9 类元件，定义全局排序顺序；
   Component：封装引脚数组 pinValues、输入引脚集合、输出引脚集合、剩余待赋值引脚数量；内置computeXXX()私有方法独立实现每类器件逻辑；
   Target：存储信号流向目标（元件 + 引脚索引），解耦信号源与负载；
   数据结构：sourceToTargets映射信号源到所有接收引脚，使用 Queue 队列 BFS 传播信号，替代作业 4 无脑循环迭代，效率大幅提升。
   SourceMonitor 量化数据：代码 672 行，注释 36 行，枚举 1 个，实体类 2 个，方法 18 个，平均方法行数 37 行；采用分方法拆分器件计算逻辑，可拓展性提升。
   优化点：将引脚抽象为数组统一管理，区分控制 / 输入 / 输出引脚，新增器件仅需新增枚举分支与计算方法，符合开闭原则。
   （3）作业 6 组合模式分层架构（子电路 Composite 设计）
   
   按照题目建议组合模式设计，类图两层结构：
   Leaf 叶子节点：Gate 基础逻辑门，封装基础门名称、类型、引脚、计算逻辑；
   Composite 组合节点：SubCircuitDef 子电路类，封装子电路编号、输入端口、输出端口、内部连接列表；
   辅助实体：Connection 统一封装每条连接语句原始内容、源引脚、目标引脚；
   顶层调度 Main：分为子电路预解析、主电路解析、异常校验、全局拓扑展开、仿真计算五大独立模块。
   SourceMonitor 量化数据：代码 615 行，注释 42 行，实体类 3 个，方法 21 个，平均方法行数 29 行；功能高度模块化，子电路与基础门完全解耦，新增子电路逻辑无需修改基础门代码。
   架构优势：子电路可像普通元件一样被主电路调用，符合组合模式核心思想，支持多层嵌套拓展；独立checkMainExceptions()模块统一处理所有输入异常，错误优先级集中管理。
   2.2 核心源码模块拆解分析
   作业 4 核心代码解析
   static class Component implements Comparable {
   String name; char type; int no; int inputCount;
   List inputs = new ArrayList<>();
   // 自定义排序：A>O>N>X>Y，同类型按编号升序
   @Override
   public int compareTo(Component o) {
   int o1 = getOrder(this.type);
   int o2 = getOrder(o.type);
   if (o1 != o2) return Integer.compare(o1, o2);
   return Integer.compare(this.no, o.no);
   }
   }
   心得：作业 4 采用 Comparable 内置排序，逻辑简单但耦合度高；所有信号存储在全局 signal 哈希表，迭代采用 do-while 循环反复刷新所有元件，电路规模大时会产生大量无效循环，性能较差，为作业 5 改用 BFS 队列埋下优化空间。

作业 5 核心代码解析（BFS 信号传播）
Queue queue = new LinkedList<>();
// 初始输入入队
for (Map.Entry<String, Integer> entry : extInputs.entrySet()) {
queue.add(src);
}
while (!queue.isEmpty()) {
String src = queue.poll();
// 传递电平到所有负载引脚
for (Target t : sourceToTargets.get(src)) {
if (comp.setPinValue(t.pinIndex, srcValue)) {
if (comp.allInputsReady() && comp.computeOutputs()) {
// 元件输出引脚入队，向下传递
queue.add(comp.name + "-" + outIdx);
}
}
}
}
心得：BFS 拓扑传播仅在引脚电平更新时入队，避免重复遍历全部元件；Component 内部用pinValues[]数组统一存储所有控制 / 输入 / 输出引脚，通过下标区分引脚类型，完美适配译码器、多路选择器多输出引脚需求；每类器件独立 compute 方法，代码可读性显著提升。

作业 6 核心代码解析（组合模式 + 异常校验）
static String getPinType(String pin) {
// 判断引脚是信号源SOURCE（输出）还是负载LOAD（输入）
if (mainInputs.contains(pin)) return "SOURCE";
// 子电路端口判断
if (pin.matches("C\d+-.+")) {
SubCircuitDef sub = subCircuits.get(id);
if (sub.outputs.contains(port)) return "SOURCE";
}
// 元件引脚：0号输出SOURCE，其余输入LOAD
int lastDash = pin.lastIndexOf('-');
int pinNum = Integer.parseInt(pin.substring(lastDash + 1));
return pinNum == 0 ? "SOURCE" : "LOAD";
}
心得：通过getPinType()统一区分源引脚与负载引脚，是所有异常检测的基础；子电路引脚统一展开为C子电路号-端口名全局唯一标识，实现主电路与子电路拓扑合并；异常校验按固定优先级顺序判断，出现第一条异常直接终止程序，完全符合题目要求。
三、采坑心得（结合数据、类结构、流程图、测试结果）
坑 1：作业 4 无脑循环迭代，大规模电路仿真超时
现象数据：搭建 15 层串联门电路，do-while 循环平均循环 18 次才能稳定，无信号更新仍会遍历全部元件，时间复杂度 O (N*M)；
结构问题：无信号更新标记机制，每次循环全部元件重新计算；信号无队列缓存，重复计算；
测试用例复现：串联 A (2) 1→X1→Y1→O (2) 1 多层电路，原始代码循环 19 次才收敛；
解决办法：作业 5 改用 BFS 队列拓扑传播，仅更新变化引脚，同电路仅入队 7 次，效率提升 63%；
心得：数字电路信号传播本质是有向拓扑图，应当使用广度优先遍历，而非暴力循环刷新。
坑 2：作业 5 多类型元件引脚编号混淆，译码器输出全部失效
现象数据：M (3) 1 3-8 译码器控制引脚 S1/S2/S3 下标搞反，判断条件pinValues[0]1 && pinValues[1]0 && pinValues[2]==0写错，测试输入全部输出无效，有效输出引脚编号为 - 1；
结构问题：Component 引脚数组下标与硬件引脚定义未做注释映射，控制引脚、输入引脚、输出引脚下标重叠；
流程图错误：译码器计算流程未先校验控制引脚状态，直接读取编码，导致无效工况下仍计算输出；
修复方案：在 initComponentPins 方法内按注释固化引脚分段区间，计算函数第一行先校验控制引脚合法性，不满足直接返回 false；
心得：多引脚复合器件必须对引脚下标分段管理，硬件逻辑判断前置校验工况有效性。
坑 3：作业 6 子电路端口全局命名冲突，主电路无法读取子电路输出
现象数据：子电路 C2 内部元件 X1-0，直接与主电路 X1 重名，电平覆盖冲突，仿真结果全部错乱；
结构缺陷：未对子电路内部引脚增加全局前缀，子电路与主电路命名空间不隔离；
测试结果：主电路引用 C2-C 端口，无法匹配内部 Y1-0 输出信号；
修复逻辑：新增expandPin()方法，子电路所有引脚统一拼接C子编号-前缀，生成全局唯一引脚标识；
心得：分层结构必须做命名隔离，组合模式中子电路内部节点需要全局唯一标识符。
坑 4：作业 6 连接语句多异常无优先级，冲突报错覆盖序列错误
现象：一条连接语句同时存在「输入输出顺序颠倒」+「输入引脚多路信号冲突」，程序优先输出冲突错误，违反题目优先级规则；
逻辑漏洞：先遍历所有负载检测冲突，再判断连接语句结构错误，校验顺序颠倒；
修复：调整校验顺序，先逐条判断连接语句的四类结构异常（多输出 / 无输入 / 无输出 / 顺序错误），全部通过后再检测引脚信号冲突；
心得：多类型异常校验必须严格按照题目给定优先级顺序执行，前置异常直接输出并终止，不可后置校验。
坑 5：通用正则匹配漏洞，元件名称括号数字捕获失败
现象：A (4) 1、Z (2) 2 等带括号参数元件正则分组错误，param 参数读取为 null，创建元件时报数字转换异常；
原始正则缺陷：([A-Z])(\d+)未捕获括号内数字；
修复正则：([A-Z])(?:\((\d+)\))?(\d+)，使用非捕获分组区分有无参数元件；
心得：自定义格式解析正则必须分组清晰，区分可选参数段，提前做边界测试。
四、改进建议（可持续迭代优化）
4.1 代码架构层面改进
抽离顶层抽象元件接口（适配后续时序电路拓展）
当前作业 6 仅 Gate、SubCircuitDef 两类实体，可新增ICircuitUnit抽象接口，统一定义getOutputPinVals()、getInputPins()、simulate()方法，基础门、子电路、后续 D 触发器 / JK 触发器全部实现该接口，完全统一调度，新增时序器件无需 修改主仿真流程。
配置化元件参数，消除硬编码
各类元件引脚数量、排序规则、输出格式全部硬编码在 switch 分支，可使用配置 Map 存储每类元件的控制引脚数、输入引脚数、输出引脚偏移量，新增器件仅需新增配置项，无需修改大量分支代码。
4.2 性能优化改进
增加拓扑排序预处理
当前 BFS 每次仿真动态入队，可提前对所有引脚构建有向无环图，拓扑排序后按顺序一次性计算，消除队列重复入队开销，大规模电路仿真速度提升 40% 以上；
引脚电平缓存复用
重复访问的引脚电平统一缓存，减少 Map 哈希查找次数，将Map<String,Integer>替换为自定义哈希表，降低哈希冲突。
4.3 鲁棒性与异常拓展改进
完善全量输入异常检测
当前作业 6 仅校验连接语句异常，可拓展：非法元件名称、引脚号越界、INPUT 重复定义、子电路编号重复、子电路 endc 缺失等语法错误，统一封装异常枚举与错误提示；
日志分级输出
区分 ERROR（终止程序）、WARN（忽略异常节点继续仿真）两类输出，部分轻微输入错误不中断整体仿真，提升程序容错性。
4.4 功能拓展可持续改进
支持时序电路（作业 3 预留需求）
在 ICircuitUnit 接口新增时钟引脚、寄存器状态缓存，拓展 D 触发器、JK 触发器，增加时钟周期迭代仿真逻辑；
可视化导出接口
新增方法导出电路拓扑 JSON 文件，可对接绘图工具生成电路原理图，方便调试复杂嵌套子电路；
单元测试封装
为每类门电路、子电路编写独立测试用例，封装测试类，修改底层逻辑后一键回归测试，避免迭代引入 Bug。
五、阶段综合性总结

1. 本阶段学到的知识与能力
   面向对象工程化开发：从单层过程式代码逐步迭代到枚举、实体类、组合模式分层设计，理解迭代开发的价值，学会基于开闭原则拆分模块；
   图论仿真算法：掌握数字电路拓扑抽象为有向图，使用 BFS 广度优先遍历实现信号传播，对比暴力循环理解图遍历算法性能差异；
   复杂文本解析：熟练使用正则表达式捕获自定义格式字符串，分层解析多层嵌套输入（子电路 + 主电路）；
   异常处理体系设计：学会按优先级划分错误类型，结构化校验输入语法，区分程序终止型异常与警告型异常；
   设计模式落地：在作业 6 落地组合模式，理解统一接口管理叶子与组合对象，实现子电路无差别调用。
2. 仍需深入学习的内容
   时序电路仿真原理：当前仅完成组合逻辑电路，带时钟、反馈回路的时序电路寄存器状态存储、周期迭代仿真逻辑尚不熟练，需要补充时序电路迭代算法；
   大规模电路性能优化：百万级引脚电路拓扑排序、哈希容器性能调优、内存复用机制需要深入研究；
   完整自动化测试框架：缺少 JUnit 单元测试，手动测试效率低，需要学习自动化测试用例编写；
   编译原理级输入解析：当前仅使用正则简单解析，复杂嵌套子电路可使用词法 / 语法分析器，提升输入解析健壮性。
3. 整体收获总结
   作业集 4-6 完整复刻了小型硬件仿真软件的迭代开发流程，从基础功能实现、器件库扩充、架构重构到鲁棒性优化，完整走完软件开发全流程。三次迭代让我意识到，前期合理分层、预留拓展接口能大幅降低后期功能迭代的修改成本；硬件仿真本质是离散状态拓扑计算，算法选择直接决定程序效率；输入校验不能后置，必须在解析阶段提前拦截错误，保证仿真逻辑稳定。后续将针对时序电路、自动化测试、性能优化三个方向继续完善该数字电路仿真系统。