#vcs#命令

• VCS简介

vcs用于编译Verilog/SystemVerilog、生成仿真波形、覆盖率等。

仿真波形主要是通过verdi来查看，因此生成的波形文件为fsdb格式

注：生成fsdb波形需要在testbench中加入两个task，分别为fsdbDumpfile和fsdbDumpvar

使用方式：vcs [源文件] [编译开关选项]

• 常用命令

编译开关选项　　　　具体含义

+v2k　　　  　　   支持verilog2001标准

-full64 　　 　　　 匹配64位服务器系统

-f filelist　　 　　　源代码的文件列表　　　  

-R　　　　　　　编译完成后，如果有可执行文件则立即执行

-fsdb　　　　　   如果没有添加，fsdbDumpfile和fsdbDumpvar将会被报undefined错

-sverilog　  　　   支持sv的语法

-l vcs.log　  　　  仿真信息写入到vcs.log文件中

-o outfile　　　　 编译产生二进制文件默认名为simv，改名为outfile

+incdir+inc_dir　　源文件中若用到了include某一个文件，让vcs去inc_dir目录去找

-cm line+cond+fsm+tgl+brach　　 设定coverage的方式

+ nospecify 　　　　 不对SPECIFY 模块进行时序检查和路径延时计算

+ notimingcheck 　　不进行时序检查；但是还是把path延时加入仿真中

-help 　　　　　　　vcs帮助，有各编译选项意义；