• 博客园logo
  • 会员
  • 周边
  • 新闻
  • 博问
  • 闪存
  • 众包
  • 赞助商
  • Chat2DB
    • 搜索
      所有博客
    • 搜索
      当前博客
  • 写随笔 我的博客 短消息 简洁模式
    用户头像
    我的博客 我的园子 账号设置 会员中心 简洁模式 ... 退出登录
    注册 登录

SOC/IP验证工程师

  • 博客园
  • 联系
  • 订阅
  • 管理

公告

View Post

systemverilog中上升沿和下降沿的定义

过程语句的执行可以跟在线网或变量上值改变或声明事件的发生同步。线网或变量上值的改变可以作为触发语句执行的事件使用。这就是作为检测隐含事件。这个事件也可以基于方向的改变,也就是说,朝向1(上升沿)或朝向0(下降沿)。表9-2显示了上升沿和下降沿事件,描述如下:
— A negedge shall be detected on the transition from 1 to x, z, or 0, and from x or z to 0
--- 从1到x,z,或0,从x或z到0的改变应该被检测为一个下降沿;
— A posedge shall be detected on the transition from 0 to x, z, or 1, and from x or z to 1
--- 从0到x,z或1,从x或z到1的改变应该被检测为一个上升沿;
image

posted on 2026-02-01 11:01  SOC验证工程师  阅读(0)  评论(0)    收藏  举报

刷新页面返回顶部
 
博客园  ©  2004-2026
浙公网安备 33010602011771号 浙ICP备2021040463号-3