• 博客园logo
  • 会员
  • 周边
  • 新闻
  • 博问
  • 闪存
  • 赞助商
  • Chat2DB
    • 搜索
      所有博客
    • 搜索
      当前博客
  • 写随笔 我的博客 短消息 简洁模式
    用户头像
    我的博客 我的园子 账号设置 会员中心 简洁模式 ... 退出登录
    注册 登录

SOC/IP验证工程师

  • 博客园
  • 联系
  • 订阅
  • 管理

公告

View Post

UVM和SystemVerilog中的返回值使用方法

UVM中成功返回非零值:
UVM中返回值的使用:

virtual function void build_phase(uvm_phase phase);
  super.build_phase(phase);
  `uvm_info("my_driver", "build_phase is called", UVM_LOW);
  if(!uvm_config_db#(virtual my_if)::get(this, "", "vif", vif))  //使用返回值
    `uvm_fatal("my_driver", "virtual interface must be set for vif!!!")
endfunction

SystemVerilog中成功返回非零值:
SystemVerilog总返回值的使用:

if (!$cast(bad2, tr))
  $display("cannot assign tr to bad2");

C语言中成功返回0。
bash shell中成功返回0。
Python中成功返回0。

posted on 2022-04-20 18:23  SOC验证工程师  阅读(334)  评论(0)    收藏  举报

刷新页面返回顶部
 
博客园  ©  2004-2026
浙公网安备 33010602011771号 浙ICP备2021040463号-3