2019 年 9月随笔档案 - 叶子321

Xilinx Vivado器件分配管脚：LVDS差分电平信号如何分配管脚？

摘要：引用：https://www.cnblogs.com/YangGuangPu/p/11478487.html 最近在把Quartus Prime 15.1的工程移植到Vivado 2019.1，需要改变的地方还是很多的，先记一下差分信号在FPGA中的收发管脚定义和配置。以LVDS信号为例吧。在7 阅读全文

posted @ 2019-09-12 19:32 叶子321 阅读(5240) 评论(0) 推荐(0)

09 2019 档案