【硬件片内测试】基于FPGA的完整DQPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计

1.引言

基于FPGA的完整DQPSK通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计。系统包括DQPSK调制模块，DQPSK解调模块，217卷积编码模块，维特比译码模块，AWGN信道模块，误码统计模块，数据源模块，基于PN序列和cordic算法的频偏估计和补偿模块，基于PN相关峰提取的帧同步和定时点提取模块等。

2.算法测试效果

 

3.算法涉及理论知识概要

整体系统结构如下所示：

QPSK（正交相移键控）是一种数字通信 调制技术，通过改变载波信号的相位来传输信息。它将输入的二进制比特流每两个比特分为一组，共有4种组合：00、01、11、10。这4种组合分别对应载波的4个相位状态，通常为0°、90°、180°、270°。在复平面上，可以用复数来表示这些相位状态，如00映射为exp (1i * 0)=1，01映射为exp(1i * π/2)=j，11映射为exp (1i * π)=-1，10映射为exp(1i * 3π/2)=-j，从而实现每符号传输 2 比特信息的高效传输。

DQPSK是QPSK（四相相移键控）的变体，它通过差分编码处理信号，利用相邻码元之间的相对相位变化来表示二进制数据流，而不是依赖于绝对相位值，这样可以有效对抗相位失真的影响。在DQPSK中，每个符号代表两个比特，有四种可能的相位变化，通常为 0、π/2、π、3π/2 或 ±π/4、±3π/4。

差分编码的步骤：对两路并行比特流进行差分编码，将绝对码转换为相对码。设差分编码后的两路信号为cn ​和dn ​ ，它们与前一时刻的cn−1和dn−1 ​ 以及当前的an和bn 有关。

差分解码的步骤：对相干解调得到的同相和正交两路信号进行差分解码，恢复出原始的相对码。通过比较当前码元与前一码元的相位差，根据相位差的取值范围确定原始的比特信息。