DDR(一)

P-Bank：计算机早期的一个概念。目的：匹配内存芯片和CPU芯片的数据总线的宽度。方法：并联多个内存模块。

L-Bank：对内部存储阵列的分割，避免寻址冲突，提高内存效率。通过ba信号选择bank，每次只能有一个L-Bank工作。

 

L-Bank中的存储单元是内存中的基本存储单元，每次地址匹配之后，便取出一个存储单元，它的数据位宽就是内存的数据位宽。

                        一个存储单元由若干bit组成，每个bit都存放在一个单独的存储体中。

一个内存芯片的容量，存储单元数量=行数×列数×L-Bank的数量。

 

常用的信号线：CLK，CKE，CS，RAS，CAS，WE，A0-A11，BA0-BA1

行有效：Active，进行片选和L-Bank的定址。

列寻址：列地址信号和读写命令同时发出。

读写命令与行有效命令必须有一个间隔：tRCD(RAS至CAS延迟)，以时钟个数来表示。

在数据读取过程中，从读取命令发出到第一笔数据出现在数据线上，这个时间：CAS潜伏期(CAS Latency)，也叫做read Latency。

                         这部分时间又由两部分组成，CAS命令到数据在晶体管中被触发的时间：造成一个时钟延时。

                                                              数据被触发到S-AMP驱动到数据总线：tAC。

                         读数据之后，会对数据进行重写，这部分时间与数据的输出同步，不会造成重写延时。

数据写入操作：由于存储电容的预充电需要一定的时间，所以在写入操作中，会留出一个写入矫正时间：tWR(Write Recovery Time)

                    保证数据被正确的写入。

Burst传输，减少数据传输过程中的控制资源的消耗。可以设置为2/4/8的Burst Length。具体的长度根据应用需要的数据量来确定。

                预充电命令和专用的突发传输终止命令，都可以用来中断BL，前者在终端后，进行预充电操作。

                在中断读操作时，命令的有效潜伏期与CL相同。中断写入操作时，命令即可有效。

 

预充电：对工作行中所有的存储体进行数据重写，包括S_AMP中的比较电压，行地址的复位。

           DRAM在进行换行操作时，必须进行预充电，关闭现有行，准备打开新行。

目前有两种预充电命令：自动预充电命令，CAS命令的A10控制线，可以使能该功能。

                               单独预充电命令，A10控制线，表示针对指定L-Bank还是整个L-Bank。

在发出预充电命令后，经过时间tRP(Precharge command Period，预充电有效周期)，才可以打开新的行。

                            (在写操作中，必须等到tWR时间后，才能进行预充电操作，)。

 

刷新操作与预充电中的重写命令一样，都是S_AMP先读后写，区别是刷新有具体的周期。

           刷新操作分为两种：自动刷新(AR,Auto Refrech)和自刷新(SR,Self Refresh)，两种操作都不需要外部提供地址信息，

                                     内部会实现行地址的自动累加。刷新间隔=64ms/行数。刷新过程中，所有的Bank都停止工作，

                                     每次的刷新操作占用N个时钟（PC133规定9个）。

          SR操作，主要用在休眠状态下的数据保存。在发出AR命令时，将CKE置于无效，进入SR模式。

                                                                                         不再依靠外部时钟工作，使用内部时钟。

                                                                 在SR期间，重新使能CKE，进入自动工作状态。

 

数据掩码操作：通过信号DQM，一位的DQM控制一个byte的DQ信号。

                    在读操作中，数据仍然会从存储体输出，在掩码逻辑单元处，被屏蔽。

                                     DQM在发出命令之后的CL个时钟后有效，与读数据的位置相匹配。

                    在写操作中，DQM立即有效，与写入数据的位置相匹配。

 

tRAS：Active to Precharge Command，行有效至预充电命令间隔。以PC133为例，至少在5个时钟周期之后，最大时间视芯片而异。

 

背靠背式操作：读操作后马上进行写操作，由于没有延时，总线的利用率最高。但是需要在写操作前，进行CL个周期的DQM有效，

                                                      来屏蔽数据的输出，这样保证数据的有效写入。

                    写操作后马上进行读操作，读命令必须在tWR之后，才能发出，在经过CL个时钟，数据才能输出。