共20页: 首页 上一页 3 4 5 6 7 8 9 10 11 下一页 末页 
该文被密码保护。
posted @ 2017-07-14 23:07 桂。 阅读(16) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-14 22:56 桂。 阅读(5) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-14 22:49 桂。 阅读(1) 评论(0) 编辑
摘要: 相位phei = 2*pi*f*d*sind(theta),因此理论上来讲测向的算法都可以用来测频。 ESPRIT:Estimating signal parameters viarotational invariance techniques,中文为旋转因子不变法。 ESPRIT用于测频: ESP阅读全文
posted @ 2017-07-14 15:18 桂。 阅读(210) 评论(0) 编辑
摘要: 一、均匀圆阵(UCA, Uniform Circular Array)的MUSIC算法 假设一个半径为R的M元均匀圆阵的所有阵元均位于坐标系X-Y平面内,第k-1个阵元坐标为,第i个窄带信号波长为,来波方向为,如图1,则第k-1个阵元到圆心(即原点)的波程差为: 均匀圆阵 存在P个入射信号均匀圆阵的阅读全文
posted @ 2017-07-13 22:46 桂。 阅读(94) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-11 06:21 桂。 阅读(9) 评论(0) 编辑
摘要: 前言 Xilinx系列、ISE环境中,设计复杂工程时全局时钟系统的设计显得尤为重要。 一、时钟网络与全局缓冲 在XilinxFPGA中,时钟网络分为两类:全局时钟网络和I/O区域时钟网络。以全铜工艺实现的全局时钟网络,加上专用时钟缓冲与驱动结构,从而可使全局时钟到达芯片内部所有的逻辑可配置单元,且I阅读全文
posted @ 2017-07-06 14:09 桂。 阅读(88) 评论(0) 编辑
摘要: 前言 主要是PLL、DCM: PLL,即锁相环。是 FPGA 中的重要资源。由于一个复杂的 FPGA 系统往往需要多个不同频率,相位的时钟信号。所以,一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。FPGA 的设计中,时钟系统的 FPGA 高速的设计极其重要。 DCM(d阅读全文
posted @ 2017-07-06 10:07 桂。 阅读(62) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-05 10:42 桂。 阅读(3) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-05 07:33 桂。 阅读(4) 评论(0) 编辑
共20页: 首页 上一页 3 4 5 6 7 8 9 10 11 下一页 末页