LeeLIn。 - 博客园

2018年2月12日

摘要：主要参考ug471.pdf。阅读全文

posted @ 2018-02-12 14:42 LeeLIn。阅读(259) 评论(0) 推荐(0)

2018年随记——02月

该文被密码保护。阅读全文

posted @ 2018-02-12 13:03 LeeLIn。阅读(2) 评论(0) 推荐(0)

摘要：主要参考ug479.pdf。之前的文章：FIR调用DSP48E_05。本文主要记录基本用法。一、DSP48核 A-参数说明 instrctions，多个功能，通过sel选用目前没发现C勾选与否，有何影响。如上图所示，结果3拍后输出：其他参数： B-IP调用生成IP核，参数设置完毕直接调用即阅读全文

posted @ 2018-02-12 09:38 LeeLIn。阅读(1128) 评论(0) 推荐(0)

2018年2月8日

基础003_V7-Memory Resources

摘要：一、综述参考ug473.pdf。常用Memory 资源：在IP核中，Block memory（distributed memory为CLB中的资源）：通常选用Native，而不用AXI接口： Block RAM可配置单端口RAM、伪双端口RAM、双端口RAM、单端口ROM、双端口ROM、FI 阅读全文

posted @ 2018-02-08 16:19 LeeLIn。阅读(930) 评论(0) 推荐(0)

基础001_Xilinx V7资源

摘要：作者：桂。时间：2018-02-08 09:37:35 链接：http://www.cnblogs.com/xingshansi/p/8430247.html 前言本文主要是Xilinx V7系列的零碎记录，以便查阅。一、器件资料主要参考《Xilinx新一代FPGA设计套件VIVADO应用指阅读全文

posted @ 2018-02-08 11:01 LeeLIn。阅读(1726) 评论(0) 推荐(0)

基础002_V7-CLB

摘要：一、综述参考ug474.pdf： 7系列中，一个CLB包含两个slice：每个CLB的资源： CLB可配置的主要功能：二、主要功能二、主要功能 LUT是基本单元，例如选择器assign muxout = (sel) ? din_0: din_1; A-shift register 每个Sli 阅读全文

posted @ 2018-02-08 10:59 LeeLIn。阅读(924) 评论(0) 推荐(0)

2018年2月7日

FIR调用DSP48E_05

摘要：作者：桂。时间：2018-02-06 17:52:38 链接：http://www.cnblogs.com/xingshansi/p/8423457.html 前言到目前为止，本文没有对滤波器实现进行梳理，FIR仿真验证的平台（基于FPGA实现）包括HLS、Systemgenerator，至于* 阅读全文

posted @ 2018-02-07 12:44 LeeLIn。阅读(3646) 评论(0) 推荐(0)

2018年2月6日

FIR仿真module_04

摘要：作者：桂。时间：2018-02-06 12:10:14 链接：http://www.cnblogs.com/xingshansi/p/8421001.html 前言本文主要记录基本的FIR实现，以及相关的知识点。一、基本型实现首先从最基本的FIR入手：对应module：二、通用版FIR 阅读全文

posted @ 2018-02-06 17:18 LeeLIn。阅读(841) 评论(0) 推荐(0)

2018年2月5日

FIR基本型仿真_03

摘要：作者：桂。时间：2018-02-05 20:50:54 链接：http://www.cnblogs.com/xingshansi/p/8419452.html 一、仿真思路设计低通滤波器（5阶，6个系数），滤波器特性：借助低通滤波器对信号进行滤波：二、VIVADO仿真首先利用MATLAB生阅读全文

posted @ 2018-02-05 21:12 LeeLIn。阅读(923) 评论(0) 推荐(0)

FIR定点提高精度的trick_02

摘要：作者：桂。时间：2018-02-05 19:36:08 链接：http://www.cnblogs.com/xingshansi/p/8419182.html 一、概述本文简要记录FIR的小trick，主要参考: Shen, Zhi. “Improving FIR Filter Coeffici 阅读全文

posted @ 2018-02-05 20:44 LeeLIn。阅读(695) 评论(0) 推荐(0)

公告