共15页: 上一页 1 2 3 4 5 6 7 8 9 下一页 末页 
摘要: 前言 主要是PLL、DCM: PLL,即锁相环。是 FPGA 中的重要资源。由于一个复杂的 FPGA 系统往往需要多个不同频率,相位的时钟信号。所以,一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。FPGA 的设计中,时钟系统的 FPGA 高速的设计极其重要。 DCM(d阅读全文
posted @ 2017-07-06 10:07 桂。 阅读(13) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-05 12:34 桂。 阅读(1) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-05 10:42 桂。 阅读(2) 评论(0) 编辑
该文被密码保护。
posted @ 2017-07-05 07:33 桂。 阅读(1) 评论(0) 编辑
摘要: Edit → language templates : 打开即可查看基本语法。 一、xilinx中的约束文件 1、约束的分类 利用FPGA进行系统设计常用的约束主要分为3类。 (1)时序约束:主要用于规范设计的时序行为,表达设计者期望满足的时序条件,知道综合和布局布线阶段的优化算法等。 (2)布局布阅读全文
posted @ 2017-07-01 12:47 桂。 阅读(19) 评论(0) 编辑
摘要: 问题1:.lic无法打开 打开:C:\Xilinx\14.6\ISE_DS\ISE\lib\nt64 思路是这样: 将libPortability.dll重命名(加尾缀.orig,意思是original,就是保存原文件) 将libPortabilityNOSH.dll复制粘贴,并将该副本重命名为li阅读全文
posted @ 2017-06-25 22:50 桂。 阅读(12) 评论(0) 编辑
摘要: 作者:桂。 时间:2017-06-24 11:07:40 链接:http://www.cnblogs.com/xingshansi/p/7039237.html 前言 Verilog是硬件描述语言,不算FPGA的核心部分,以前没有接触过,找了本书翻看一下(《Verilog数字系统设计教程第三版》),阅读全文
posted @ 2017-06-24 16:09 桂。 阅读(37) 评论(0) 编辑
摘要: 前言 本文主要分为两个部分: 1)单通道语音增强:主要是《语音增强》书籍内容的梳理; 2)麦克风阵列增强:主要记录自己看的一些论文; 内容会持续更新,内容为个人的理解,如果存在偏差或者错误的地方,还希望各位帮忙指出来。 一、单通道语音增强 选读《Speech enhancement: theory 阅读全文
posted @ 2017-06-14 17:33 桂。 阅读(123) 评论(0) 编辑
摘要: 作者:桂。 时间:2017-06-08 08:01:41 链接:http://www.cnblogs.com/xingshansi/p/6957027.html 原文链接:http://pan.baidu.com/s/1nvp1bJF 前言 理论上借助VAD可以实现噪声估计,但这是远远不够的,例如在阅读全文
posted @ 2017-06-14 17:22 桂。 阅读(50) 评论(0) 编辑
摘要: 作者:桂。 时间:2017-06-14 12:08:57 链接:http://www.cnblogs.com/xingshansi/p/6956556.html 主要是《Speech enhancement: theory and practice》的读书笔记,全部内容可以点击这里。 书中代码:ht阅读全文
posted @ 2017-06-14 12:09 桂。 阅读(51) 评论(0) 编辑
共15页: 上一页 1 2 3 4 5 6 7 8 9 下一页 末页