共24页: 上一页 1 2 3 4 5 6 7 8 9 下一页 末页 
摘要: 作者:桂。 时间:2018-05-10 2018-05-10 21:03:44 链接:http://www.cnblogs.com/xingshansi/p/9021919.html 前言 主要记录常用的基本模块。 Xilinx 常用模块汇总(verilog)【01】 Xilinx 常用模块汇总(v阅读全文
posted @ 2018-05-10 21:53 桂。 阅读(27) 评论(0) 编辑
该文被密码保护。
posted @ 2018-05-10 21:18 桂。 阅读(1) 评论(0) 编辑
摘要: 作者:桂。 时间:2018-05-09 07:20:48 链接:http://www.cnblogs.com/xingshansi/p/9012232.html 前言 简要记录xilinx FFT的IP核使用。参考:pg109-xfft.pdf 一、综述 支持FFT点数(8~65536): 精度: 阅读全文
posted @ 2018-05-09 13:02 桂。 阅读(13) 评论(0) 编辑
摘要: 作者:桂。 时间:2018-05-08 19:41:28 链接:http://www.cnblogs.com/xingshansi/p/9010558.html 前言 简要记录常用器件乘法器性能。 器件资料: A10:overview S10:overview dsp 7series:overvie阅读全文
posted @ 2018-05-08 19:57 桂。 阅读(26) 评论(0) 编辑
摘要: 作者:桂。 时间:2018-05-08 18:35:56 链接:http://www.cnblogs.com/xingshansi/p/9010282.html 【本文遗留几处细节问题,待闲下来解决。 其中多处涉及原语,以后若有需要,进一步了解可参考文档:hdl.pdf + CLB.pdf。】 一、阅读全文
posted @ 2018-05-08 18:58 桂。 阅读(18) 评论(0) 编辑
摘要: 作者:桂。 时间:2018-05-07 19:11:23 链接:http://www.cnblogs.com/xingshansi/p/9004492.html 前言 该文私用,不定期更新,主要汇总记录Xilinx常用的基本模块,列出清单,方便查阅。 关于原语,主要参考【原语时序为什么好,一个猜想是阅读全文
posted @ 2018-05-07 19:28 桂。 阅读(38) 评论(0) 编辑
该文被密码保护。
posted @ 2018-05-04 16:27 桂。 阅读(2) 评论(0) 编辑
该文被密码保护。
posted @ 2018-05-03 22:07 桂。 阅读(1) 评论(0) 编辑
摘要: 作者:桂。 时间:2018-05-03 21:37:41 链接:http://www.cnblogs.com/xingshansi/p/8987679.html 前言 本文简要记录阵列信号分析的基本思路,理论细节此处不提。 一、数据同步 数据同步的基本思路: 测量最大时延,以确定最小步进; 最小步进阅读全文
posted @ 2018-05-03 21:56 桂。 阅读(35) 评论(0) 编辑
摘要: 作者:桂。 时间:2018-05-03 21:16:03 链接:www.cnblogs.com/xingshansi/p/8987608.html 前言 FPGA调试需要抓取特定信号,一个直观的思路是:保存抓取的信号,事后分析/ 或者 导出实测数据,用作后续算法仿真验证。 本文简要记录数据的导出及读阅读全文
posted @ 2018-05-03 21:27 桂。 阅读(37) 评论(0) 编辑
共24页: 上一页 1 2 3 4 5 6 7 8 9 下一页 末页